

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 1 / 115 |

# Icsprout\_55nm设计规则

## V1.1

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 2 / 115 |

## 目录

|                                       |    |
|---------------------------------------|----|
| 1. 标题:                                | 4  |
| 2. 目的:                                | 4  |
| 3. 内容:                                | 4  |
| 3.1简介                                 | 4  |
| 3.2 总体布局信息                            | 4  |
| 3.2.1 预备信息                            | 4  |
| 3.2.2 掩模信息                            | 5  |
| 3.2.3 横截面图                            | 13 |
| 3.2.4 器件版图真值表                         | 14 |
| 3.2.5 金属层选项                           | 16 |
| 3.2.6 布局规则惯例                          | 19 |
| 3.2.7 设计规则术语和缩写                       | 22 |
| 3.2.8 设计规则中使用术语的定义                    | 23 |
| 3.3 布局规则                              | 26 |
| 3.3.1 DNW                             | 26 |
| 3.3.2 ACT                             | 27 |
| 3.3.3 ACT resistor                    | 29 |
| 3.3.4 NW1                             | 30 |
| 3.3.5 NW1 resistor                    | 31 |
| 3.3.6 PSUB                            | 34 |
| 3.3.7 NVT3                            | 35 |
| 3.3.8 PVT3                            | 36 |
| 3.3.9 NVT1                            | 37 |
| 3.3.10 PVT1                           | 38 |
| 3.3.11 ULLD                           | 39 |
| 3.3.12 DGOX                           | 40 |
| 3.3.13 TGOX                           | 41 |
| 3.3.14 POLY                           | 42 |
| 3.3.15 POLY resistor                  | 46 |
| 3.3.16 High resistance POLY resistor  | 47 |
| 3.3.17 NP                             | 48 |
| 3.3.18 PP                             | 50 |
| 3.3.19 SAB                            | 52 |
| 3.3.20 CT                             | 54 |
| 3.3.21 MET1                           | 57 |
| 3.3.22 V1An (n=1-7)                   | 59 |
| 3.3.23 METn (n=2-8)                   | 61 |
| 3.3.24 T2V1 (2x top via 1)            | 63 |
| 3.3.25 T2M1 (2x metal 1)              | 65 |
| 3.3.26 T2V2 (2x top via 2)            | 67 |
| 3.3.27 T2M2 (top metal, n=1,2)        | 69 |
| 3.3.28 T4V1 (4x top via 1)            | 71 |
| 3.3.29 T4M1 (4x top metal 1)          | 73 |
| 3.3.30 T4V2 (4x top via 2)            | 74 |
| 3.3.31 T4M2(4x top metal 2)           | 76 |
| 3.3.32 T8V1 (ultra thick top via 1)   | 77 |
| 3.3.33 T8M1 (ultra thick top metal 1) | 79 |
| 3.3.34 T8V2 (ultra thick top via 2)   | 80 |
| 3.3.35 T8M2 (ultra thick top metal 2) | 82 |
| 3.3.36 RV (Re-Distribution Via)       | 83 |
| 3.3.37 CB                             | 84 |
| 3.3.38 RDL (Re-Distribution layer)    | 85 |
| 3.3.39 Cover                          | 86 |
| 3.3.40 CHIPEDGE                       | 87 |
| 3.3.41 DEUPAD                         | 88 |
| 3.3.42 Metal slot                     | 89 |
| 3.3.43 Dummy rules                    | 90 |
| 3.3.44 MOM                            | 98 |
| 3.3.45 EFUSE                          | 99 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 3 / 115 |

|                              |     |
|------------------------------|-----|
| 3.3.46 Seal Ring 布局规则.....   | 100 |
| 3.3.47 Antenna规则.....        | 104 |
| 3.3.48 EM规则（电流密度限制） .....    | 106 |
| 3.3.49 ESD指南 .....           | 107 |
| 3.3.50 Latch-Up 预防布局指南 ..... | 112 |
| 3.4 设计信息 .....               | 115 |
| 3.4.1 概述 .....               | 115 |
| 3.4.2 Tape-out的设计流程.....     | 115 |
| 4. 附件 .....                  | 116 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 4 / 115 |

1. 标题:

ICsprout\_55nm 设计规则

2. 目的:

55nm 逻辑器件的图形设计指南

3. 内容:

3.1 简介

本文件提供了基于 Fab 65nm 和 55nm CMOS 逻辑芯片 1P10M（单层多晶硅，10 金属层）、自对准硅化物、Cu 技术的集成电路 ICsprout\_55nm\_design\_Rule 的设计和布局的所有规则和参考信息。

- ICsprout\_55nm\_Design\_Rule是一款适用于1.2V core和3.3V IO应用设计的规则。
- 55DR\_S为产品提供90%的线性收缩，以节省die面积。您必须按照65nm级别的未收缩规则完成所有GDS和DRC等相关流片工作；GDS将会在掩模制作时被收缩。

3.2 总体布局信息

3.2.1 预备信息

- 数据输入单位 --- 0.001um
- 设计精度 --- 0.001um
- 收缩比例 ---1.0 (65nm); 0.9 (55nm)
- 整个芯片中采用Register Frame (Layer 183;4)

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 5 / 115 |

### 3.2.2 掩模信息

#### 3.2.2.1 掩模层

| 掩模名称  | 掩模ID | Tone  | CD/PITCH(um) | 层序号 | 层名次   | 数据类型 | 描述                               |
|-------|------|-------|--------------|-----|-------|------|----------------------------------|
| ACT   | 100  | Dark  | 0.08/0.19    | 2   | ACT   | 0    | Active Mask Layer                |
| DNW   | 110  | Clear | 3.00/6.50    | 7   | DNW   | 0    | Deep N-well Mask Layer           |
| NW1   | 114  | Clear | 0.47/0.94    | 9   | NW1   | 0    | Core Nwell Mask Layer            |
| NW2   | 118  | Clear | 0.47/0.94    | 11  | NW2   | 0    | 1.8V IO Nwell Mask Layer         |
| NW3   | 122  | Clear | 0.47/0.94    | 13  | NW3   | 0    | 2.5V or 3.3V IO Nwell Mask Layer |
| PW1   | 116  | Clear | 0.47/0.94    | 10  | PW1   | 0    | Core Pwell Mask Layer            |
| PW2   | 120  | Clear | 0.47/0.94    | 12  | PW2   | 0    | 1.8V IO Pwell Mask Layer         |
| PW3   | 124  | Clear | 0.47/0.94    | 14  | PW3   | 0    | 2.5V or 3.3V IO Pwell Mask Layer |
| NVT2  | 134  | Clear | 0.18/0.36    | 19  | NVT2  | 0    | RVT NMOS Mask Layer              |
| PVT2  | 136  | Clear | 0.18/0.36    | 20  | PVT2  | 0    | RVT PMOS Mask Layer              |
| NVT3  | 138  | Clear | 0.18/0.36    | 21  | NVT3  | 0    | High Vt NMOS Mask Layer          |
| PVT3  | 140  | Clear | 0.18/0.36    | 22  | PVT3  | 0    | High Vt PMOS Mask Layer          |
| CNVT  | 142  | Clear | 0.28/0.56    | 23  | CNVT  | 0    | Ncell (SRAM) Mask Layer          |
| CPVT  | 144  | Clear | 0.28/0.56    | 24  | CPVT  | 0    | Pcell (SRAM) Mask Layer          |
| DGOX  | 150  | Dark  | 0.47/0.94    | 27  | DGOX  | 0    | Thin-Gate Mask Layer             |
| TGOX  | 152  | Dark  | 0.47/0.94    | 28  | TGOX  | 0    | Multi-Gate Mask Layer            |
| NPD   | 204  | Clear | 0.18/0.36    | 43  | NPD   | 0    | N-poly Pre-doping Mask Layer     |
| POLY  | 200  | Dark  | 0.06/0.18    | 41  | POLY  | 0    | Poly Mask Layer                  |
| NLDD1 | 206  | Clear | 0.18/0.36    | 44  | NLDD1 | 0    | Core NLDD Mask Layer             |
| PLDD1 | 208  | Clear | 0.18/0.36    | 45  | PLDD1 | 0    | Core PLDD Mask Layer             |
| NLDD2 | 210  | Clear | 0.18/0.36    | 46  | NLDD2 | 0    | 1.8V IO NLDD Mask Layer          |
| PLDD2 | 212  | Clear | 0.18/0.36    | 47  | PLDD2 | 0    | 1.8V IO PLDD Mask Layer          |
| NLDD3 | 214  | Clear | 0.18/0.36    | 48  | NLDD3 | 0    | 2.5V or 3.3V IO NLDD Mask Layer  |
| PLDD3 | 216  | Clear | 0.18/0.36    | 49  | PLDD3 | 0    | 2.5V or 3.3V IO PLDD Mask Layer  |
| NP    | 222  | Clear | 0.18/0.36    | 52  | NP    | 0    | NP Implant Mask Layer            |
| PP    | 224  | Clear | 0.18/0.36    | 53  | PP    | 0    | PP Implant Mask Layer            |
| HRP   | 226  | Clear | 0.21/0.42    | 54  | HRP   | 0    | Reserved Implant Mask layer      |
| ESD   | 228  | Clear | 0.47/0.94    | 55  | ESD   | 0    | ESD Implant Mask Layer           |
| SAB   | 310  | Dark  | 0.42/0.84    | 71  | SAB   | 0    | Salicide Block Mask Layer        |
| CT    | 300  | Clear | 0.09/0.20    | 72  | CT    | 0    | Contact Mask Layer               |
| MET1  | 400  | Clear | 0.09/0.18    | 81  | MET1  | 0    | Metal1 Mask Layer                |
| MET2  | 401  | Clear | 0.1/0.2      | 82  | MET2  | 0    | Metal2 Mask Layer                |
| MET3  | 402  | Clear | 0.1/0.2      | 83  | MET3  | 0    | Metal3 Mask Layer                |
| MET4  | 403  | Clear | 0.1/0.2      | 84  | MET4  | 0    | Metal4 Mask Layer                |
| MET5  | 404  | Clear | 0.1/0.2      | 85  | MET5  | 0    | Metal5 Mask Layer                |
| MET6  | 405  | Clear | 0.1/0.2      | 86  | MET6  | 0    | Metal6 Mask Layer                |
| MET7  | 406  | Clear | 0.1/0.2      | 87  | MET7  | 0    | Metal7 Mask Layer                |
| MET8  | 407  | Clear | 0.1/0.2      | 88  | MET8  | 0    | Metal8 Mask Layer                |
| T2M1  | 410  | Clear | 0.2/0.4      | 100 | T2M1  | 0    | 2x Metal1 Mask Layer             |
| T2M2  | 411  | Clear | 0.2/0.4      | 101 | T2M2  | 0    | 2X Metal2 Mask Layer             |

| 浙江创芯集成电路有限公司 |      |           |              |     | 文件名称:<br>ICsprout_55nm_Design_Rule |      |                                                    |
|--------------|------|-----------|--------------|-----|------------------------------------|------|----------------------------------------------------|
| 文件编码:        |      | 版本号: V1.1 |              |     | 保密等级:                              |      | 页码: 6 / 115                                        |
| 掩模名称         | 掩模ID | Tone      | CD/PITCH(um) | 层序号 | 层名次                                | 数据类型 | 描述                                                 |
| T4M1         | 412  | Clear     | 0.4/0.8      | 102 | T4M1                               | 0    | 4x Metal1 Mask Layer                               |
| T4M2         | 413  | Clear     | 0.4/0.8      | 103 | T4M2                               | 0    | 4x Metal2 Mask Layer                               |
| VIA1         | 500  | Clear     | 0.09/0.20    | 91  | VIA1                               | 0    | Via1 Mask Layer                                    |
| VIA2         | 501  | Clear     | 0.09/0.20    | 92  | VIA2                               | 0    | Via2 Mask Layer                                    |
| VIA3         | 502  | Clear     | 0.09/0.20    | 93  | VIA3                               | 0    | Via3 Mask Layer                                    |
| VIA4         | 503  | Clear     | 0.09/0.20    | 94  | VIA4                               | 0    | Via4 Mask Layer                                    |
| VIA5         | 504  | Clear     | 0.09/0.20    | 95  | VIA5                               | 0    | Via5 Mask Layer                                    |
| VIA6         | 505  | Clear     | 0.09/0.20    | 96  | VIA6                               | 0    | Via6 Mask Layer                                    |
| VIA7         | 506  | Clear     | 0.09/0.20    | 97  | VIA7                               | 0    | Via7 Mask Layer                                    |
| T2V1         | 510  | Clear     | 0.2/0.4      | 110 | T2V1                               | 0    | 2x Via1 Mask Layer                                 |
| T2V2         | 511  | Clear     | 0.2/0.4      | 111 | T2V2                               | 0    | 2x Via2 Mask Layer                                 |
| T4V1         | 512  | Clear     | 0.36/0.70    | 112 | T4V1                               | 0    | 4x Via1 Mask Layer                                 |
| T4V2         | 513  | Clear     | 0.36/0.70    | 113 | T4V2                               | 0    | 4x Via2 or 4x Top Via Connected to UTM Mask Layer  |
| COVER        | 610  | Clear     | 40/45        | 124 | COVER                              | 0    | Passivation 2 Open Window Mask Layer               |
| RDL          | 605  | Dark      | 3.0/5.0      | 123 | RDL                                | 0    | Re-Distribution Layer for Bumping Mask Layer       |
| RV           | 600  | Clear     | 3.0/6.0      | 121 | CB                                 | 0    | Passivation Open Window for Bonding Pad Mask Layer |
|              |      |           |              | 120 | RV                                 | 0    | RDL Via Layer                                      |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 7 / 115 |

### 3.2.2.2 Drawn Layer 映射表

| GDS 层名称     | GDSII 序号 | GDSII 数据类型 | 层描述                                                       |
|-------------|----------|------------|-----------------------------------------------------------|
| ACT         | 2        | 1          | Active Area                                               |
| ACTdm       | 2        | 2          | Active dummy insert layer                                 |
| ACTdmb      | 2        | 3          | Active dummy block layer                                  |
| ACTres      | 2        | 4          | Active resistor area marking layer                        |
| ACTopcblk   | 2        | 5          | Active OPC block layer                                    |
| DNW         | 7        | 1          | Deep N-well (Triple N-well)                               |
| DNW6t       | 7        |            | LVS marking layer for 6 terminal DNW MOS                  |
| NW1         | 9        | 1          | Nwell (1.2V)                                              |
| NW1res      | 9        | 4          | Nwell resistor area marking layer                         |
| PSUB        | 261      | 12         | Psub area                                                 |
| ULLD        | 152      | 12         | Marker layer for 0.9V core ULL (Ultra Low Leakage) device |
| NVT1        | 17       | 1          | Vt adjust IMP for Low Vt NMOS                             |
| PVT1        | 18       | 1          | Vt adjust IMP for Low Vt PMOS                             |
| NVT3        | 21       | 1          | Vt adjust IMP for High Vt NMOS                            |
| PVT3        | 22       | 1          | Vt adjust IMP for High Vt PMOS                            |
| DGOX        | 27       | 1          | Dual Gate for IO (1.8V)                                   |
| TGOX        | 28       | 1          | Triple Gate for IO (2.5V Tr. or 3.3V Tr.)                 |
| UD          | 153      | 12         | 2.5V device underdrive to 1.8V device                     |
| OD          | 154      | 12         | 2.5V device overdrive to 3.3V device                      |
| POLY        | 41       | 1          | Gate poly                                                 |
| POLYdm      | 41       | 2          | Poly dummy insert layer                                   |
| POLYdmb     | 41       | 3          | Poly dummy block layer                                    |
| POLYres     | 41       | 4          | Poly resistor area marking layer                          |
| RES3TPOLY   | 329      | 12         | 3 terminal poly resistor marking layer                    |
| POLYopcblk  | 41       | 5          | Poly OPC block layer                                      |
| POLYtxt     | 41       | 6          | Poly text layer                                           |
| POLYbar     | 41       | 7          | Poly BAR for Seal Ring                                    |
| NPR         | 384      | 12         | N-poly resistor implant layer                             |
| HRP         | 54       | 1          | High resistor poly implant layer                          |
| HRPBLK      | 385      | 12         | High poly resistor with SAB Marking Layer                 |
| NP          | 52       | 1          | S/D NP                                                    |
| PP          | 53       | 1          | S/D PP                                                    |
| ESD         | 55       | 1          | ESD Implant layer for I/O Buffer                          |
| SAB         | 71       | 1          | Salicide Block                                            |
| CT          | 72       | 1          | Contact (Contact Metal1 and Poly/Diffusion)               |
| CTopcblk    | 72       | 5          | Contact OPC Block mask layer                              |
| CTbar       | 72       | 7          | Contact BAR for seal ring                                 |
| MET1        | 81       | 1          | 1x Metal1                                                 |
| MET1dm      | 81       | 2          | 1x Metal1 dummy insert layer, for density check           |
| MET1dmb     | 81       | 3          | 1x Metal1 dummy block layer                               |
| MET1res     | 81       | 4          | 1x Metal1 resistor area marking layer                     |
| MET1opcblk  | 81       | 5          | 1x Metal1 OPC block layer                                 |
| MET1slot    | 81       | 8          | 1x Metal1 Slot                                            |
| MET1slotblk | 81       | 9          | 1x Metal1 Slot Block                                      |
| MET1txt     | 81       | 6          | 1x Metal1 text layer                                      |
| VIA1        | 91       | 1          | 1x Via1                                                   |

| 浙江创芯集成电路有限公司 |           |            | 文件名称:<br>ICsprout_55nm_Design_Rule              |
|--------------|-----------|------------|-------------------------------------------------|
| 文件编码:        | 版本号: V1.1 | 保密等级:      | 页码: 8 / 115                                     |
| GDS 层名称      | GDSII 序号  | GDSII 数据类型 | 层描述                                             |
| VIA1bar      | 91        | 7          | 1x Via1 BAR for Seal Ring                       |
| MET2         | 82        | 1          | 1x Metal2                                       |
| MET2dm       | 82        | 2          | 1x Metal2 dummy insert layer, for density check |
| MET2dmb      | 82        | 3          | 1x Metal2 dummy block layer                     |
| MET2res      | 82        | 4          | 1x Metal2 resistor area Marking Layer           |
| MET2opcbblk  | 82        | 5          | 1x Metal2 OPC block layer                       |
| MET2slot     | 82        | 8          | 1x Metal2 Slot                                  |
| MET2slotblk  | 82        | 9          | 1x Metal2 Slot Block                            |
| MET2txt      | 82        | 6          | 1x Metal2 text layer                            |
| VIA2         | 92        | 1          | 1x Via2                                         |
| VIA2bar      | 92        | 7          | 1x Via2 BAR for Seal Ring                       |
| MET3         | 83        | 1          | 1x Metal3                                       |
| MET3dm       | 83        | 2          | 1x Metal3 dummy insert layer, for density check |
| MET3dmb      | 83        | 3          | 1x Metal3 dummy block layer                     |
| MET3res      | 83        | 4          | 1x Metal3 resistor area Marking Layer           |
| MET3opcbblk  | 83        | 5          | 1x Metal3 OPC block layer                       |
| MET3slot     | 83        | 8          | 1x Metal3 Slot                                  |
| MET3slotblk  | 83        | 9          | 1x Metal3 Slot Block                            |
| MET3txt      | 83        | 6          | 1x Metal3 text layer                            |
| VIA3         | 93        | 1          | 1x Via3                                         |
| VIA3bar      | 93        | 7          | 1x Via3 BAR for Seal Ring                       |
| MET4         | 84        | 1          | 1x Metal4                                       |
| MET4dm       | 84        | 2          | 1x Metal4 dummy insert layer, for density check |
| MET4dmb      | 84        | 3          | 1x Metal4 dummy block layer                     |
| MET4res      | 84        | 4          | 1x Metal4 resistor area Marking Layer           |
| MET4opcbblk  | 84        | 5          | 1x Metal4 OPC block layer                       |
| MET4slot     | 84        | 8          | 1x Metal4 Slot                                  |
| MET4slotblk  | 84        | 9          | 1x Metal4 Slot Block                            |
| MET4txt      | 84        | 6          | 1x Metal4 text layer                            |
| VIA4         | 94        | 1          | 1x Via4                                         |
| VIA4bar      | 94        | 7          | 1x Via4 BAR for Seal Ring                       |
| MET5         | 85        | 1          | 1x Metal5                                       |
| MET5dm       | 85        | 2          | 1x Metal5 dummy insert layer, for density check |
| MET5dmb      | 85        | 3          | 1x Metal5 dummy block layer                     |
| MET5res      | 85        | 4          | 1x Metal5 resistor area Marking Layer           |
| MET5opcbblk  | 85        | 5          | 1x Metal5 OPC block layer                       |
| MET5slot     | 85        | 8          | 1x Metal5 Slot                                  |
| MET5slotblk  | 85        | 9          | 1x Metal5 Slot Block                            |
| MET5txt      | 85        | 6          | 1x Metal5 text layer                            |
| VIA5         | 95        | 1          | 1x Via5                                         |
| VIA5bar      | 95        | 7          | 1x Via5 BAR for Seal Ring                       |
| MET6         | 86        | 1          | 1x Metal6                                       |
| MET6dm       | 86        | 2          | 1x Metal6 dummy insert layer, for density check |
| MET6dmb      | 86        | 3          | 1x Metal6 dummy block layer                     |
| MET6res      | 86        | 4          | 1x Metal6 resistor area Marking Layer           |
| MET6opcbblk  | 86        | 5          | 1x Metal6 OPC block layer                       |
| MET6slot     | 86        | 8          | 1x Metal6 Slot                                  |

| 浙江创芯集成电路有限公司 |           |            | 文件名称:<br>ICsprout_55nm_Design_Rule              |
|--------------|-----------|------------|-------------------------------------------------|
| 文件编码:        | 版本号: V1.1 | 保密等级:      | 页码: 9 / 115                                     |
| GDS 层名称      | GDSII 序号  | GDSII 数据类型 | 层描述                                             |
| MET6slotblk  | 86        | 9          | 1x Metal6 Slot Block                            |
| MET6txt      | 86        | 6          | 1x Metal6 text layer                            |
| VIA6         | 96        | 1          | 1x Via6                                         |
| VIA6bar      | 96        | 7          | 1x Via6 BAR for Seal Ring                       |
| MET7         | 87        | 1          | 1x Metal7                                       |
| MET7dm       | 87        | 2          | 1x Metal7 dummy insert layer, for density check |
| MET7dmb      | 87        | 3          | 1x Metal7 dummy block layer                     |
| MET7res      | 87        | 4          | 1x Metal7 resistor area Marking Layer           |
| MET7opcblk   | 87        | 5          | 1x Metal7 OPC block layer                       |
| MET7slot     | 87        | 8          | 1x Metal7 Slot                                  |
| MET7slotblk  | 87        | 9          | 1x Metal7 Slot Block                            |
| MET7txt      | 87        | 6          | 1x Metal7 text layer                            |
| VIA7         | 97        | 1          | 1x Via7                                         |
| VIA7bar      | 97        | 7          | 1x Via7 BAR for Seal Ring                       |
| MET8         | 88        | 1          | 1x Metal8                                       |
| MET8dm       | 88        | 2          | 1x Metal8 dummy insert layer, for density check |
| MET8dmb      | 88        | 3          | 1x Metal8 dummy block layer                     |
| MET8res      | 88        | 4          | 1x Metal8 resistor area Marking Layer           |
| MET8opcblk   | 88        | 5          | 1x Metal8 OPC block layer                       |
| MET8slot     | 88        | 8          | 1x Metal8 Slot                                  |
| MET8slotblk  | 88        | 9          | 1x Metal8 Slot Block                            |
| MET8txt      | 88        | 6          | 1x Metal8 text layer                            |
| T4V1         | 112       | 1          | 4x Via1                                         |
| T4V1bar      | 112       | 7          | 4x Via1 BAR for Seal Ring                       |
| T4M1         | 102       | 1          | 4x Metal1                                       |
| T4M1dm       | 102       | 2          | 4x Metal1 dummy insert layer, for density check |
| T4M1dmb      | 102       | 3          | 4x Metal1 dummy block layer                     |
| T4M1res      | 102       | 4          | 4x Metal1 Resistor Area marking Layer           |
| T4M1opcblk   | 102       | 5          | 4x Metal1 OPC block layer                       |
| T4M1slot     | 102       | 8          | 4x Metal1 Slot                                  |
| T4M1slotblk  | 102       | 9          | 4x Metal1 Slot Block                            |
| T4M1txt      | 102       | 6          | 4x Metal1 text layer                            |
| T4V2         | 113       | 1          | 4x Via2                                         |
| T4V2bar      | 113       | 7          | 4x Via2 BAR for Seal Ring                       |
| T4M2         | 103       | 1          | 4x Metal2                                       |
| T4M2dm       | 103       | 2          | 4x Metal2 dummy insert layer, for density check |
| T4M2dmb      | 103       | 3          | 4x Metal2 dummy block layer                     |
| T4M2res      | 103       | 4          | 4x Metal2 Resistor Area marking Layer           |
| T4M2opcblk   | 103       | 5          | 4x Metal2 OPC block layer                       |
| T4M2slot     | 103       | 8          | 4x Metal2 Slot                                  |
| T4M2slotblk  | 103       | 9          | 4x Metal2 Slot Block                            |
| T4M2txt      | 103       | 6          | 4x Metal2 text layer                            |
| T2V1         | 110       | 1          | 2x Via1                                         |
| T2V1bar      | 110       | 7          | 2x Via1 BAR for Seal Ring                       |
| T2M1         | 100       | 1          | 2x Metal1                                       |
| T2M1dm       | 100       | 2          | 2x Metal1 dummy insert layer, for density check |
| T2M1dmb      | 100       | 3          | 2x Metal1 dummy block layer                     |

| 浙江创芯集成电路有限公司 |           |            | 文件名称:<br>ICsprout_55nm_Design_Rule              |
|--------------|-----------|------------|-------------------------------------------------|
| 文件编码:        | 版本号: V1.1 | 保密等级:      | 页码: 10 / 115                                    |
| GDS 层名称      | GDSII 序号  | GDSII 数据类型 | 层描述                                             |
| T2M1res      | 100       | 4          | 2x Metal1 Resistor Area marking Layer           |
| T2M1opcblk   | 100       | 5          | 2x Metal1 OPC block layer                       |
| T2M1slot     | 100       | 8          | 2x Metal1 Slot                                  |
| T2M1slotblk  | 100       | 9          | 2x Metal1 Slot Block                            |
| T2M1txt      | 100       | 6          | 2x Metal1 text layer                            |
| T2V2         | 111       | 1          | 2x Via2                                         |
| T2V2bar      | 111       | 7          | 2x Via2 BAR for Seal Ring                       |
| T2M2         | 101       | 1          | 2x Metal2                                       |
| T2M2dm       | 101       | 2          | 2x Metal2 dummy insert layer, for density check |
| T2M2dmb      | 101       | 3          | 2x Metal2 dummy block layer                     |
| T2M2res      | 101       | 4          | 2x Metal2 Resistor Area marking Layer           |
| T2M2opcblk   | 101       | 5          | 2x Metal2 OPC block layer                       |
| T2M2slot     | 101       | 8          | 2x Metal2 Slot                                  |
| T2M2slotblk  | 101       | 9          | 2x Metal2 Slot Block                            |
| T2M2txt      | 101       | 6          | 2x Metal2 text layer                            |
| T8V1         | 114       | 1          | 8x Via1                                         |
| T8V1bar      | 114       | 7          | 8x Via1 BAR for Seal Ring                       |
| T8M1         | 104       | 1          | 8x Metal1                                       |
| T8M1dm       | 104       | 2          | 8x Metal1 dummy insert layer, for density check |
| T8M1dmb      | 104       | 3          | 8x Metal1 dummy block layer                     |
| T8M1res      | 104       | 4          | 8x Metal1 Resistor Area marking Layer           |
| T8M1opcblk   | 104       | 5          | 8x Metal1 OPC block layer                       |
| T8M1slot     | 104       | 8          | 8x Metal1 Slot                                  |
| T8M1slotblk  | 104       | 9          | 8x Metal1 Slot Block                            |
| T8M1txt      | 104       | 6          | 8x Metal1 text layer                            |
| T8V2         | 115       | 1          | 8x Via2                                         |
| T8V2bar      | 115       | 13         | 8x Via2 BAR for Seal Ring                       |
| T8M2         | 105       | 1          | 8x Metal2                                       |
| T8M2dm       | 105       | 2          | 8x Metal2 dummy insert layer, for density check |
| T8M2dmb      | 105       | 3          | 8x Metal2 dummy block layer                     |
| T8M2res      | 105       | 4          | 8x Metal2 Resistor Area marking Layer           |
| T8M2opcblk   | 105       | 5          | 8x Metal2 OPC block layer                       |
| T8M2slot     | 105       | 8          | 8x Metal2 Slot                                  |
| T8M2slotblk  | 105       | 9          | 8x Metal2 Slot Block                            |
| T8M2txt      | 105       | 6          | 8x Metal2 text layer                            |
| CB           | 121       | 1          | Passivation 1 Open Window for bonding pad       |
| RV           | 120       | 1          | RDL via                                         |
| CBtxt        | 121       | 6          | CB text layer                                   |
| RDL          | 123       | 1          | Re-Distribution Layer for Bumping               |
| ALPAD        | 122       | 1          | Aluminum Pad                                    |
| ALPADres     | 122       | 4          | Aluminum Resistor Area Marking Layer            |
| ALPADslot    | 122       | 8          | Aluminum Pad Slot                               |
| ALPADslotblk | 122       | 9          | Aluminum Pad Slot Bloc                          |
| ALPADtxt     | 122       | 6          | Aluminum Pad text layer                         |
| COVER        | 124       | 1          | Passivation 2 Open Window                       |
| SRAMALL      | 171       | 12         | SRAM Marking Layer for all type                 |
| SRAMPG       | 172       | 12         | SRAM bitcell pass gate                          |


| 浙江创芯集成电路有限公司 |           |            | 文件名称:<br>ICsprout_55nm_Design_Rule                                               |
|--------------|-----------|------------|----------------------------------------------------------------------------------|
| 文件编码:        | 版本号: V1.1 | 保密等级:      | 页码: 11 / 115                                                                     |
| GDS 层名称      | GDSII 序号  | GDSII 数据类型 | 层描述                                                                              |
| SRAM6THD     | 173       | 12         | High density SRAM cell Marking Layer, Q525                                       |
| SRAM6THS     | 174       | 12         | High speed SRAM cell Marking Layer, Q620                                         |
| SRAM8THD     | 176       | 12         | Dual Port 8TSRAM Marking Layer, DP974                                            |
| SRAM8THS     | 177       | 12         | F1158 SRAM Marking Layer                                                         |
| DIODE        | 191       | 12         | Diode Device Marking Layer                                                       |
| VARA         | 192       | 12         | Varactor device Marking Layer                                                    |
| VARAM        | 193       | 12         | all MOS-type varactor block layer                                                |
| VARAJ        | 194       | 12         | all junction type varactor block layer                                           |
| VARAJMRK     | 320       | 12         | Junction varactor recognition layer for DRC/LVS                                  |
| FUTR         | 291       | 12         | For fuse treatment                                                               |
| FUSEALL      | 292       | 12         | All fuse elements Marking Layer                                                  |
| EFUSEALL     | 293       | 12         | eFuse Marking Layer                                                              |
| POEFUSEBLK   | 294       | 12         | Poly E-Fuse block layer for function area                                        |
| FUSEDRC      | 322       | 12         | Fuse area mark for Fuse DRC check and dummy insertion blockage                   |
| LDMOS        | 211       | 12         | LDMOS Marking Layer                                                              |
| LDMOSSTI     | 321       | 12         | Dummy layer for LDMOS drain side STI plate DRC check                             |
| INDDMY       | 301       | 12         | Dummy layer for UTM in inductor applications                                     |
| INDALL       | 302       | 12         | Inductor device Marking Layer                                                    |
| INDVIA       | 303       | 12         | Inductor device inter via Marking Layer                                          |
| MOMCAP       | 281       | 12         | Al pad MOM capacitance region Marking Layer                                      |
| MOMLVS1      | 323       | 12         | LVS Marking Layer for MOM including terminal and capacitor area                  |
| MOMTER       | 282       | 12         | MOM terminal Marking Layer                                                       |
| MOMLVS2      | 324       | 12         | LVS Marking Layer for MOM capacitor mesh                                         |
| MOMLVS3      | 325       | 12         | LVS Marking Layer for MOM capacitor mesh terminal one                            |
| MOMLVS4      | 326       | 12         | LVS Marking Layer for MOM capacitor mesh terminal two                            |
| MOMLVS5      | 327       | 12         | LVS Marking Layer for MOM capacitor column number                                |
| MOMLVS6      | 328       | 12         | LVS Marking Layer for MOM capacitor row number                                   |
| MET1mom      | 81        | 10         | DRC Marking Layer for 1x Metal1 MOM Capacitance region, only enclose finger area |
| MET2mom      | 82        | 10         | DRC Marking Layer for 1x Metal2 MOM Capacitance region, only enclose finger area |
| MET3mom      | 83        | 10         | DRC Marking Layer for 1x Metal3 MOM Capacitance region, only enclose finger area |
| MET4mom      | 84        | 10         | DRC Marking Layer for 1x Metal4 MOM Capacitance region, only enclose finger area |
| MET5mom      | 85        | 10         | DRC Marking Layer for 1x Metal5 MOM Capacitance region, only enclose finger area |
| MET6mom      | 86        | 10         | DRC Marking Layer for 1x Metal6 MOM Capacitance region, only enclose finger area |
| MET7mom      | 87        | 10         | DRC Marking Layer for 1x Metal7 MOM Capacitance region, only enclose finger area |
| MET8mom      | 88        | 10         | DRC Marking Layer for 1x Metal8 MOM Capacitance region, only enclose finger area |
| ESDIOT       | 231       | 12         | Dummy layer for 5V tolerant I/O device identification                            |
| ESDIOE       | 232       | 12         | Dummy layer for external ESD devices and protection circuits                     |
| BJT          | 195       | 12         | Bipolar Junction Transistor Device Marking Layer                                 |
| CAP          | 271       | 12         | MIM Capacitance device Marking Layer                                             |

| 浙江创芯集成电路有限公司 |           |            | 文件名称:<br>ICsprout_55nm_Design_Rule                                    |
|--------------|-----------|------------|-----------------------------------------------------------------------|
| 文件编码:        | 版本号: V1.1 | 保密等级:      | 页码: 12 / 115                                                          |
| GDS 层名称      | GDSII 序号  | GDSII 数据类型 | 层描述                                                                   |
| BMIM         | 140       | 1          | Bottom Plate of MIM Capacitor                                         |
| TMIM         | 141       | 1          | Top Plate of MIM Capacitor                                            |
| MOSCKTLVS    | 315       | 12         | LVS dummy layer to distinguish bsim MOS and subckt MOS                |
| RESCKTLVS    | 314       | 12         | LVS dummy layer for subckt resistor                                   |
| SUBCKTLVS    | 313       | 12         | Psub substrate separate layer for LVS                                 |
| MOSMF        | 312       | 12         | LVS Marking Layer for MOS multiple fingers                            |
| NOLVS        | 311       | 12         | No LVS check area Marking Layer                                       |
| RFALL        | 241       | 12         | RF device Marking Layer                                               |
| RFSDLVS      | 317       | 12         | LVS Marking Layer for even finger RFMOS with S/D permute              |
| RFD          | 242       | 12         | RF MOS drain terminal                                                 |
| RFTER        | 243       | 12         | RF 3 terminal devices and 3 terminal MOM Marking Layer                |
| RF5TERLVS    | 318       | 12         | LVS Marking Layer for 5 terminal RF MOS                               |
| RF6TERLVS    | 319       | 12         | LVS Marking Layer for 6-terminal RF MOS in DNW                        |
| DEUPAD       | 381       | 12         | Marking Layer for device under pad                                    |
| CHIPBLK      | 351       | 12         | Chip boundary Marking Layer                                           |
| SRBLK        | 352       | 12         | Stress relief pattern boundary Marking Layer                          |
| GRBLK        | 353       | 12         | Guarding Ring Marking Layer                                           |
| SRINGBLK     | 354       | 12         | Seal-Ring Marking Layer                                               |
| LOGO         | 355       | 12         | Logo Marking Layer                                                    |
| VDD          | 382       | 12         | Marking Layer for VDD power pad                                       |
| VSS          | 383       | 12         | Marking Layer for VSS power pad                                       |
| LATCHUP      | 316       | 12         | Marking Layer for latch up rules waiver                               |
| NOSHRINK     | 356       | 12         | Marking Layer for non-shrink design                                   |
| NODRC        | 357       | 12         | No DRC Check Area Marking Layer                                       |
| OPCBLKALL    | 358       | 12         | OPC Block Marking Layer for all layers                                |
| DMYBLK       | 359       | 12         | Dummy block layer for all layers                                      |
| NOEBBLK      | 360       | 12         | No EB marking layer                                                   |
| METBLK       | 361       | 12         | Dummy block layers for all metal layers (For dummy-fill utility only) |
| TTXT         | 386       | 12         | Text for Top Structure                                                |
| SUBTXT       | 387       | 12         | Substrate Pin Text Layer                                              |
| WELTXT       | 388       | 12         | Wells Pin Text Layer                                                  |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 13 / 115 |

3.2.3 横截面图

55LG的横截面图 (1P4M, with 3\*1X metal+1\*4X metal)



|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 14 / 115 |

3.2.4 器件版图真值表

标记为“1”的层表示该层是器件的必选项；标记为“0”的层表示该层不得用于对应的器件。

标有“\*”的层表示该层不考虑器件结构或基于电路级的设计要求。

|                          | Drawing layer                     |          | Model Name   | DNW | ACT | NW1 | ULLD | PSUB | NVT3 | PVT3 | NVT1 | PVT1 | TGOX | DGOX | POLY | NP | PP | NPR | HRP | ESD | SAB | OD  | UD  | SRAMALL | LDMOS | LDMOSSTI | NWires | ACTres | POLYres | HRPBLK | DIODE | VARAM | VARAJ | BIT | POEFUSEBLK | FUSEDRC | FUSEALL | ESDIOE | ESDIOT | INDDMY | MOMLVSI | SRAM6THD | SRAM6THS | SRAM8THD | SRAM8THS | SRAMPG |   |   |
|--------------------------|-----------------------------------|----------|--------------|-----|-----|-----|------|------|------|------|------|------|------|------|------|----|----|-----|-----|-----|-----|-----|-----|---------|-------|----------|--------|--------|---------|--------|-------|-------|-------|-----|------------|---------|---------|--------|--------|--------|---------|----------|----------|----------|----------|--------|---|---|
|                          | Drawing layer GDS NO              |          |              | 7   | 2   | 9   | 152  | 261  | 21   | 22   | 17   | 18   | 28   | 27   | 41   | 52 | 53 | 384 | 54  | 55  | 71  | 154 | 153 | 171     | 211   | 321      | 9      | 2      | 41      | 385    | 191   | 193   | 194   | 95  | 294        | 322     | 292     | 232    | 231    | 301    | 323     | 173      | 174      | 176      | 177      | 172    |   |   |
|                          | Drawing layer GDS data type       |          |              | 1   | 1   | 1   | 12   | 12   | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 1  | 1  | 12  | 1   | 1   | 1   | 12  | 12  | 12      | 12    | 12       | 4      | 4      | 4       | 12     | 12    | 12    | 12    | 12  | 12         | 12      | 12      | 12     | 12     | 12     | 12      | 12       | 12       | 12       | 12       | 12     |   |   |
| MOS                      | 1.2v SVT NMOS                     |          | nm1p2_svt_lp | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | *       | 0       | 0      | 0      | *      | 0       | 0        | 0        | 0        | 0        |        |   |   |
|                          | 1.2v SVT PMOS                     |          | pm1p2_svt_lp | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |   |
|                          | 1.2v HVT NMOS                     |          | nm1p2_hvt_lp | *   | 1   | 0   | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | *       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |   |
|                          | 1.2v HVT PMOS                     |          | pm1p2_hvt_lp | *   | 1   | 1   | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 1    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |   |
|                          | 1.2v LVT NMOS                     |          | nm1p2_lvt_lp | *   | 1   | 0   | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | *       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |   |
|                          | 1.2v LVT PMOS                     |          | pm1p2_lvt_lp | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 1    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          | 3.3v NMOS                         |          | nm3p3_lp     | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | *       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |   |
|                          | 3.3v PMOS                         |          | pm3p3_lp     | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1  | 0  | 1   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          | 1.2v native NMOS                  |          | nnat1p2_lp   | 0   | 1   | 0   | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 | 0 |
|                          | 3.3v native NMOS                  |          | nnat3p3_lp   | 0   | 1   | 0   | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 | 0 |
| SRAM                     | 0.525um² SP HD                    | HVT NMOS | STNPDHVT     | *   | 1   | 0   | *    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 1       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 1        | 0        | 0        | 0      | 0 | 0 |
|                          |                                   |          | STNPGHVT     | *   | 1   | 0   | *    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 1  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 1       | 0     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 1        | 0        | 0        | 0        | 1      |   |   |
|                          |                                   | HVT PMOS | STPPUHVT     | *   | 1   | 1   | *    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 1  | 0  | 1   | 0   | 0   | 0   | 0   | 0   | 0       | 1     | 0        | 0      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 1        | 0        | 0      | 0 | 0 |
| Resistor                 | Nwell resistor under STI          |          | re_nwsti     | 0   | 0   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 1      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      | 0 |   |
|                          | Nwell resistor under ACT          |          | re_nwaa      | 0   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0    | 0  | 0  | 0   | 0   | 0   | 1   | 0   | 0   | 0       | 0     | 0        | 1      | 0      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |   |
|                          | Diffusion resistor (non-salicide) | N type   | re_ndif_sab  | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0    | 1  | 0  | 0   | 0   | 0   | 1   | *   | *   | 0       | 0     | 0        | 0      | 1      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 | 0 |
|                          |                                   | P type   | re_pdif_sab  | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0  | 0  | 1   | 0   | 0   | 0   | 1   | *   | *       | 0     | 0        | 0      | 0      | 1       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |   |
|                          | Diffusion resistor (salicide)     | N type   | re_ndif      | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0  | 1  | 0   | 0   | 0   | 0   | *   | *   | 0       | 0     | 0        | 0      | 1      | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          |                                   | P type   | re_pdif      | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 0  | 0  | 1   | 0   | 0   | 0   | 0   | *   | *       | 0     | 0        | 0      | 0      | 1       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          | POLY resistor (non-salicide)      | N type   | re_npo_sab   | *   | 0   | *   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 1  | 1  | 0   | 0   | 0   | 0   | 1   | *   | *       | 0     | 0        | 0      | 0      | 0       | 1      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          |                                   | P type   | re_ppo_sab   | *   | 0   | *   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 1  | 0  | 1   | 0   | 0   | 0   | 1   | *   | *       | 0     | 0        | 0      | 0      | 0       | 1      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
| POLY resistor (salicide) | N type                            | re_npo   | *            | 0   | *   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | *   | *   | 0       | 0     | 0        | 0      | 0      | 1       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | *        | 0        | 0        | 0      | 0 | 0 |
|                          | P type                            | re_ppo   | *            | 0   | *   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | *    | *    | 1    | 0  | 1  | 0   | 0   | 0   | 0   | *   | *   | 0       | 0     | 0        | 0      | 0      | 1       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |   |

|              |  |           |  |                                    |  |              |  |
|--------------|--|-----------|--|------------------------------------|--|--------------|--|
| 浙江创芯集成电路有限公司 |  |           |  | 文件名称:<br>ICsprout_55nm_Design_Rule |  |              |  |
| 文件编码:        |  | 版本号: V1.1 |  | 保密等级:                              |  | 页码: 15 / 115 |  |

|          | Drawing layer               |    | Model Name            | DNW | ACT | NW1 | ULLD | PSUB | NVT3 | PVT3 | NVT1 | PVT1 | TGOX | DGOX | POLY | NP | PP | NPR | HRP | ESD | SAB | OD  | UID | SRAMALL | LDMOS | LDMOSSTI | NWires | ACTes | POLYres | HRPBLK | DIODE | VARAM | VARAJ | BJT | POEFUSEBLK | FUSEDRC | FUSEALL | ESDIOE | ESDIOT | INDIMY | MOMLVS1 | SRAM6THD | SRAM6THS | SRAM8THD | SRAM8THS | SRAMPG |   |
|----------|-----------------------------|----|-----------------------|-----|-----|-----|------|------|------|------|------|------|------|------|------|----|----|-----|-----|-----|-----|-----|-----|---------|-------|----------|--------|-------|---------|--------|-------|-------|-------|-----|------------|---------|---------|--------|--------|--------|---------|----------|----------|----------|----------|--------|---|
|          | Drawing layer GDS NO        |    |                       | 7   | 2   | 9   | 152  | 261  | 21   | 22   | 17   | 18   | 28   | 27   | 41   | 52 | 53 | 384 | 54  | 55  | 71  | 154 | 153 | 171     | 211   | 321      | 9      | 2     | 41      | 385    | 191   | 193   | 194   | 95  | 294        | 322     | 292     | 232    | 231    | 301    | 323     | 173      | 174      | 176      | 177      | 172    |   |
|          | Drawing layer GDS data type |    |                       | 1   | 1   | 1   | 12   | 12   | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 1  | 1  | 12  | 1   | 1   | 1   | 12  | 12  | 12      | 12    | 12       | 4      | 4     | 4       | 12     | 12    | 12    | 12    | 12  | 12         | 12      | 12      | 12     | 12     | 12     | 12      | 12       | 12       | 12       | 12       | 12     |   |
| Diode    | 1.2v NP/PW                  |    | dio_1p2_np_pw_lp      | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v PP/NW                  |    | dio_1p2_pp_nw_lp      | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v NP/PW                  |    | dio_3p3_np_pw_lp      | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v PP/NW                  |    | dio_3p3_pp_nw_lp      | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v Native NP/PSUB         |    | dio_1p2_np_psub_nt_lp | 0   | 1   | 0   | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v Native NP/PSUB         |    | dio_3p3_np_psub_nt_lp | 0   | 1   | 0   | 0    | 1    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v diode HVT NP/PW        |    | dio_1p2_np_pw_hvt_lp  | *   | 1   | 0   | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v diode HVT PP/NW        |    | dio_1p2_pp_nw_hvt_lp  | *   | 1   | 1   | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0  | 0  | 1   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v diode LVT NP/PW        |    | dio_1p2_np_pw_lvt_lp  | *   | 1   | 0   | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v diode LVT PP/NW        |    | dio_1p2_pp_nw_lvt_lp  | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0    | 0  | 0  | 1   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 1     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 1.2v Nwell/PSUB             |    | dio_1p2_nw_psub_lp    | 0   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 1     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |
|          | 1.2v diode NP/PW in DNW     |    | dio_1p2_np_pw_dnw_lp  | 1   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 1     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |
|          | 1.2v diode PW/DNW           |    | dio_1p2_pw_dnw_lp     | 1   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 0  | 1   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 1     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |
|          | 1.2v diode DNW /PSUB        |    | dio_1p2_dnw_psub_lp   | 1   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 1     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | *        | 0        | 0        | 0        | 0      | 0 |
| Varactor | 1.2v NP POLY/NW MOSvaractor |    | var1p2_npd_nw_lp      | 0   | 1   | 1   | 0    | 1    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 1     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v NP POLY/NW MOSvaractor |    | var3p3_npd_nw_lp      | 0   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1    | 1  | 0  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 1     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
| Bipolar  | 1.2v PNP                    |    | vpnp1p2_lp            | 0   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | *       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v PNP                    |    | vpnp3p3_lp            | 0   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | *      | 0       | 0        | 0        | 0        | 0        |        |   |
|          | 1.2v NPN                    |    | vnnp1p2_lp            | 1   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | *      | 0       | 0        | 0        | 0        | 0        |        |   |
|          | 3.3v NPN                    |    | vnnp3p3_lp            | 1   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 0    | 0  | 1  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | *      | 0       | 0        | 0        | 0        | 0        |        |   |
| Efuse    | POLY efuse                  |    |                       | *   | 0   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0  | *  | 0   | 0   | 0   | 0   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 1       | 1       | 1      | 0      | 0      | 0       | 0        | 0        | 0        | 0        |        |   |
| ESD      | 3.3v ESD NMOS               |    |                       | *   | 1   | 0   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1    | 1  | 0  | 0   | 0   | 1   | 1   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | 0        | 0        | 0        | 0      |   |
|          | 3.3v ESD PMOS               |    |                       | *   | 1   | 1   | 0    | 0    | 0    | 0    | 0    | 0    | 1    | 0    | 1    | 0  | 1  | 0   | 0   | 0   | 1   | 0   | 0   | 0       | 0     | 0        | 0      | 0     | 0       | 0      | 0     | 0     | 0     | 0   | 0          | 0       | 0       | 0      | 0      | 0      | 0       | 0        | 0        | 0        | 0        |        |   |
| Inductor | Inductor                    |    |                       | *   | *   | *   | *    | 1    | 0    | 0    | 0    | 0    | *    | *    | *    | *  | *  | 0   | 0   | 0   | *   | *   | *   | *       | *     | *        | *      | *     | *       | *      | *     | *     | *     | *   | *          | *       | *       | *      | 0      | 0      | 1       | 0        | 0        | 0        | 0        | 0      | 0 |
| MOM      | MOM (M1-M6)                 | 2t | mom_2t                | *   | *   | *   | *    | *    | *    | *    | *    | *    | *    | *    | *    | *  | *  | *   | *   | *   | *   | *   | *   | *       | *     | *        | *      | *     | *       | *      | *     | *     | *     | *   | *          | *       | *       | *      | *      | *      | *       | 1        | *        | *        | *        | *      | * |
|          |                             | 3t | mom_3t                | *   | *   | *   | *    | *    | *    | *    | *    | *    | *    | *    | *    | *  | *  | *   | *   | *   | *   | *   | *   | *       | *     | *        | *      | *     | *       | *      | *     | *     | *     | *   | *          | *       | *       | *      | *      | *      | *       | *        | 1        | *        | *        | *      | * |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 16 / 115 |

### 3.2.5 金属层选项

金属选项命名规则:

$xPyM\_mIc\_eT2Mc\_fT4Mc\_gT8Mc\_RDL$

其中:

P = POLY 层

M = Total metal 层 (包括所有内层金属和顶层金属) 除了 AL pad/RDL

Ic = Cu 内层金属层包括 MET1 and METn

T2Mc = 2x Cu 顶层金属层

T4Mc = 4x Cu 顶层金属层

T8Mc = Cu 超厚金属层

RDL = AL PAD/AL RDL 层

x = 多晶硅层的数量

y = 金属层的总数量除了 ALPAD/RDL, ( $y = m+e+f+g$ )

m = Cu 内层金属层的数量包括 MET1 and METn

e = 2x Cu 顶层金属的数量

f = 4x Cu 顶层金属的数量

g = Cu 超厚金属层的数量

对于 e, f, g = 0 的情况, 请将相关条目从金属命名表中移除

ICsprout\_55nm\_Design\_Rule RV/RDL/Cover 层不能用于导线连接。RV/RDL/Cover 只能在 PAD 中设计用于测试目的 (如有必要)。



|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 18 / 115 |

### 3.2.5.2 28kA RDL 选项表

[illegible]

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 19 /117 |

### 3.2.6 布局规则惯例

布局规则遵循以下约定:

- 除非另有规定, 否则所有规则均为最小尺寸。
- 基本计量单位是‘um’; 基本面积单位是‘um<sup>2</sup>’。
- 当设计从最小尺寸放宽时, 工艺、产品和可靠性有望提高。最小尺寸仅用于缩小芯片尺寸或提高电性能。
- 要求精确尺寸的设计规则(规则表中的“=”)不得放宽。
- 准则和备注规则由规则编号后的注册符号“R”指定。
- 注册符号“[N]”标记在规则编号之后表示DRC无需检查该规则。
- 应仔细注意规则中括号的使用。
- 括号 ( ) 用于解释。
- 方括号 [ ] 用于某些条件。
- 曲括号 { } 用于表示已执行操作。
- DRC检查准则
  1. 用[R]下标的规则是建议的规则, 需要执行DRC, 但不受DRC检查的限制。强烈建议客户遵循建议的规则, 目的是确保工艺和器件具有更好的表现和性能。客户可以自行决定忽略违规行为, 并在必要时咨询集成工程师。
  2. 密封圈区域(标有GRID(179;40)层)应通过主要规则检查, 但密封圈专用设计除外。
  3. 对于金属层, DRC代码检查需要遵循(METn NOT METn Slot)。对于需要同时检查METndm和METn Slot的特殊DRC规则检查, DRC检查应遵循((METn-METn slot)+METndm)。
  4. 对于密度规则, DRC代码应检查dummy图案。

#### 3.2.6.1 数据库单元指南

导出GDS文件时, 建议使用1nm作为布局数据库单元(DBU)。Fab的技术文档默认使用1nm DBU。如果考虑进一步的DBU设置, 请咨询Fab以获取有关修改Fab技术文件默认设置的指南。

#### 3.2.6.2 几何图形设计规则

设计形状几何: 只允许多边形, 不允许有锐角的形状; 不允许自相交形状;

- 只允许正交或成45度角的形状。
- 设计网格必须是0.005um的整数倍。
- LOGO几何形状, 请不要使用圆形、椭圆形或任意几何形状的标志。使用矩形或45度多边形来书写文字、徽标和其他不属于电路的标记。

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 20 /117 |




3.2.6.3 OPC 建议和指南

对于需要OPC处理的关键层，以下建议对于获得更好的硅图案化结果和缩短OPC时间以减少掩模制作周期非常重要。


- 确保所有设计不违反设计规则。
- 如下图（a）所示，避免冗余多边形的放置，如重叠多边形。
- 直线图案上的点动可能会导致更差的OPC结果和晶圆曝光失真，如下图（b）所示。
- 确保所有线路端部为矩形（线路端部无歪斜边缘）。
- 不要使用圆形或椭圆形。使用矩形或45°（135°）边缘制作LOGO或其他标记。避免绘制与轴不成45°倍数的倾斜边。
- 45°（135°）边缘的长度（L）应大于或等于最小设计宽度，如下图（c）所示。

建议使用LFD工具或Fab DFM服务来检测潜在的图案化弱点（夹点、桥接等），然后在流片前修改布局。


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 21 /117 |



(a)



(b)




(c)

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 22 /117 |

3.2.7 设计规则术语和缩写

3.2.7.1 逻辑函数定义

| 逻辑函数      | 定义                                       |
|-----------|------------------------------------------|
| A and B   | 定义A和B的交叉区域                               |
| A or B    | 定义A和B的并集区域                               |
| A not B   | 定义A的面积，不包括A和B的公共面积<br>定义A的面积，不包括A和B的相交面积 |
| A cover B | 定义B位于A内部的A区域                             |



Logic Function Definition Area

3.2.7.2 术语和缩写


| 名称                    | 定义                                                                                                      |
|-----------------------|---------------------------------------------------------------------------------------------------------|
| PW1                   | 芯片内非(NW1 or PSUB)区域                                                                                     |
| Gate                  | ACT层（不包括dummy ACT）和POLY层（不包含dummy POLY）相交的部分，用作定义晶体管栅极（如rule3.2.8 #4 多晶硅栅极图所示）                          |
| Channel Length        | 跨过ACT的POLY一端到另外一端的距离（如rule3.2.8 #4 多晶硅栅极沟道长度图所示）                                                        |
| Channel Width         | 跨过POLY的ACT一端到另外一端的距离（如rule3.2.8 #4 多晶硅栅极沟道宽度图所示）                                                        |
| MOS ACT               | MOS ACT被定义为晶体管被多晶硅图案覆盖时的有源区。如果在ACT的顶部没有POLY图案，那么它就不是MOS ACT。dummy ACT不是MOS ACT。                         |
| NP ACT                | (ACT and NP)                                                                                            |
| PP ACT                | (ACT and PP)                                                                                            |
| NP pick-up ACT        | ((ACT and NP) and NW1)                                                                                  |
| PP pick-up ACT        | ((ACT and PP) not NW1)                                                                                  |
| Different or same net | 使用所有导电层（除非另有规定）进行电连接，包括ACT、POLY和堆叠中的所有后段（BEOL）金属和通孔（MET1到最后一种金属）。它还包括通过衬底、n阱和p阱以及通过深n阱之间的n阱的连接（用于三阱设计）。 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 23 /117 |

3.2.8 设计规则中使用术语的定义


1. 宽度

沿形状的较短尺寸从内边缘到平行内边缘的距离。



2. 长度

沿形状的较长尺寸从内边缘到平行内边缘的距离。




3. 间距

同一层或不同层上一个形状的外边缘与另一个形状平行外边缘之间的距离。




4. 多晶硅栅极

沟道长度：跨过 ACT 的 POLY 一端到另外一端的距离。




沟道宽度：跨过 POLY 的 ACT 一端到另外一端的距离。



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 24 /117 |


5. 面积

形状的面积




6. 包围面积

内部单孔或环围孔的面积。



7. 延伸


延伸层 B 形状在一个方向上延伸超过层 A 形状，并且对另一个方向没有限制。从层 A 形状的外侧边缘到层 B 形状的内侧边缘的最小距离。



8. 包围

A 在 B 内部。

从 A 的外边缘到 B 的内边缘在所有方向上的最小距离。




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 25 /117 |

9. 重叠

在一个方向上延伸超过层 B 形状(layer B shape)的层 A 形状(layer A shape), 或者层 A 形状(layer A shape)在层 B 形状(layer B shape)内部。


间距:

- (1) 从层 A 形状(layer A shape)的内边缘到层 B 形状(layer B shape)的内边缘的距离。
- (2) 该距离也是封闭的层 A 形状(layer A shape)的宽度。




10. 平行行程长度


两条平行线并排连续运行的距离。



Run Length > 0



Run Length = 0




Run Length < 0

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 26 /117 |

### 3.3 布局规则

#### 3.3.1 DNW

| 规则序号                   | 描述                                         | 标签 | 运算符号 | 规则值  | 单位 |
|------------------------|--------------------------------------------|----|------|------|----|
| DNW-W.1                | DNW的宽度                                     | A  | ≥    | 3    | um |
| DNW-S.1                | 两个DNW之间的距离                                 | B  | ≥    | 3.5  | um |
| DNW-S.2a               | 不同网络的DNW和NW1之间的距离                          | C  | ≥    | 2.35 | um |
| DNW-S.3                | TPW和(TPW or PW1)之间的距离                      | D1 | ≥    | 0.8  | um |
| DNW-S.4                | 当至少一个TPW或PW1与TGOX作用时，TPW和(TPW or PW1)之间的距离 | D2 | ≥    | 1.2  | um |
| DNW-S.5                | DNW和NP ACT之间的距离                            | E  | ≥    | 1.6  | um |
| DNW-En.1               | DNW到NW1围封边缘的距离                             | F  | ≥    | 1    | um |
| DNW-En.2               | NP ACT到DNW围封边缘的距离                          | G  | ≥    | 0.55 | um |
| DNW-O.1                | NW1和DNW的重叠距离                               | H  | ≥    | 0.4  | um |
| DNW-R.1                | 建议将DNW包含在NW1中                              |    |      |      |    |
| DNW-R.2                | 与同一个DNW作用的多个NW1必须具有相同的电位                   |    |      |      |    |
| DNW-R.3                | 不允许使用浮动TPW。DRC标记TPW是PP ACT中没有CT的部分         |    |      |      |    |
| DNW-R.4 <sup>[N]</sup> | TPW是DNW中的PW1; PW1是(not (NW1 or PSUB))      |    |      |      |    |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 27 /117 |

### 3.3.2 ACT

| 规则序号                    | 描述                                                 | 标签 | 运算符号   | 规则值    | 单位              |
|-------------------------|----------------------------------------------------|----|--------|--------|-----------------|
| ACT-W.1                 | ACT的宽度                                             | A  | $\geq$ | 0.08   | um              |
| ACT-W.2                 | 45度弯曲ACT的宽度                                        | B  | $\geq$ | 0.18   | um              |
| ACT-W.3a                | 0.9V/1.2V NMOS/PMOS的沟道宽度                           | C  | $\geq$ | 0.12   | um              |
| ACT-W.3a <sup>[R]</sup> | 0.9V/1.2V NMOS/PMOS的建议沟道宽度                         | C1 | $\geq$ | 0.15   | um              |
| ACT-W.3b                | 1.8/2.5/3.3V NMOS/PMOS的沟道宽度                        | D  | $\geq$ | 0.21   | um              |
| ACT-L.1                 | 当ACT宽度<0.15 $\mu$ m时，两个CT之间的ACT长度，或一个CT与ACT线端之间的长度 | E  | $\leq$ | 25     | um              |
| ACT-L.2                 | 当ACT宽度<0.15 um时（无CT，带有pickup）源区ACT的长度              | F  | $\leq$ | 0.5    | um              |
| ACT-S.1                 | 两个ACT之间的距离                                         | G  | $\geq$ | 0.11   | um              |
| ACT-S.1 <sup>[R]</sup>  | 两个ACT之间的建议距离（针对颗粒问题）                               | G1 | $\geq$ | 0.16   | um              |
| ACT-S.1a                | 当一个或两个ACT在TGOX内时，两个ACT之间的距离                        | H  | $\geq$ | 0.16   | um              |
| ACT-S.2                 | 当一个或两个ACT宽度>0.2um，平行行程长度 $\geq$ 0.3um时，两个ACT之间的距离  | I  | $\geq$ | 0.125  | um              |
| ACT-S.2a <sup>[R]</sup> | ACT和巨大ACT（面积>2000000um <sup>2</sup> ）之间的推荐距离       | J  | $\geq$ | 0.35   | um              |
| ACT-S.3                 | ACT和45度弯曲ACT之间的距离                                  | K  | $\geq$ | 0.18   | um              |
| ACT-S.4                 | U形（或O形）ACT内边缘之间的距离                                 | L  | $\geq$ | 0.18   | um              |
| ACT-S.5                 | NW1和NP ACT之间的距离                                    | M1 | $\geq$ | 0.15   | um              |
| ACT-S.6                 | (NW1和TGOX相交部分)和NP ACT之间的距离                         | M2 | $\geq$ | 0.31   | um              |
| ACT-S.7                 | 当NW1包含DNW时，NW1和NP ACT之间的距离                         | N  | $\geq$ | 0.32   | um              |
| ACT-S.8                 | NW1和PP pickup ACT之间的距离                             | O  | $\geq$ | 0.15   | um              |
| ACT-En.1                | NP ACT到NW1围封边缘的距离                                  | P  | $\geq$ | 0.15   | um              |
| ACT-En.2                | PP ACT到NW1围封边缘的距离                                  | Q1 | $\geq$ | 0.15   | um              |
| ACT-En.2a               | (NW1和TGOX作用)和PP ACT的包围距离                           | Q2 | $\geq$ | 0.31   | um              |
| ACT-A.1                 | ACT面积                                              | R  | $\geq$ | 0.0384 | um <sup>2</sup> |
| ACT-A.2                 | ACT被包围面积                                           | S  | $\geq$ | 0.08   | um <sup>2</sup> |
| ACT-D.1                 | ACT密度（包括ACT dummy）。密度检查窗口大小：100um*100um，以50um为增量递增 |    | $\geq$ | 20%    |                 |
|                         |                                                    |    | $\leq$ | 80%    |                 |
| ACT-D.2                 | 内部ACT密度（ACTdm尺寸高达2.5um）。密度检查窗口大小：20um*20um，增量为10um |    | $\geq$ | 10%    |                 |
| ACT-D.3                 | 100um $\times$ 100um窗口尺寸的ACT密度差                    |    | $\leq$ | 40%    |                 |
| ACT-D.4                 | 芯片中的ACT密度                                          |    | $\geq$ | 25%    |                 |
|                         |                                                    |    | $\leq$ | 75%    |                 |
| ACT-R.1                 | ACT必须由(NP or PP)完全封闭，NW1电阻区域除外                     |    |        |        |                 |
| ACT-R.2                 | 强烈建议将最大ACT互连长度限制尽可能短，以避免Rs大幅变化                     |    |        |        |                 |
| ACT-R.3                 | 除LDMOS和NW1res区域外，NP ACT不允许跨越NW1边界                  |    |        |        |                 |


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 28 /117 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 29 /117 |

3.3.3ACT resistor


| 规则序号                      | 描述                                                                           | 标签 | 运算符号 | 规则值  | 单位 |
|---------------------------|------------------------------------------------------------------------------|----|------|------|----|
| ACTres-W.1                | non-silicide ACT方块电阻宽度，对于稳定的Rs，建议ACT方块电阻长宽比≥1                                | A  | ≥    | 0.4  | um |
| ACTres-S.1                | non-silicide ACT方块电阻和其他非相关注入层（NP或PP、NVT1、PVT1、NVT3、PVT3、HRP、ESD）之间的距离，不允许重叠。 | B  | ≥    | 0.18 | um |
| ACTres-S.2                | non-silicide ACT方块电阻SAB和CT之间的距离                                              | C  | =    | 0.21 | um |
| ACTres-En.1               | ACT到NP或PP围封边缘的距离                                                             | D  | ≥    | 0.18 | um |
| ACTres-Ex.1               | ACT方块电阻外部的ACTres延伸距离                                                         | E  | ≥    | 0.2  | um |
| ACTres-R.1                | ACT方块电阻必须覆盖(NP or PP)                                                        |    |      |      |    |
| ACTres-R.2                | 具有PP的non-silicide ACT方块电阻必须位于NW1内部                                           |    |      |      |    |
| ACTres-R.3 <sup>[N]</sup> | 不允许在CT引脚的ACT方块电阻器末端采用狗骨设计                                                    |    |      |      |    |
| ACTres-R.4                | 对于non-SAB ACT方块电阻，ACTres的两侧必须沿着CT边缘                                          | F  |      |      |    |
| ACTres-R.5 <sup>[N]</sup> | ACTres是ACT方块电阻的标记层。ACT方块电阻是ACT和ACTres的重叠区域，ACT方块电阻必须在ACTres层内                |    |      |      |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 30 /117 |

3.3.4 NW1

| 规则序号    | 描述                                               | 标签  | 运算符号 | 规则值  | 单位              |
|---------|--------------------------------------------------|-----|------|------|-----------------|
| NW1-W.1 | NW1 的宽度                                          | A   | ≥    | 0.47 | um              |
| NW1-S.1 | 两个 NW1 间的距离                                      | B1  | ≥    | 0.47 | um              |
| NW1-S.2 | 0.9V/1.2V NW1 在不同 nets 间的距离                      | B2  | ≥    | 1    | um              |
| NW1-S.3 | 0.9V/1.2V NW1 和 1.8V/2.5V/3.3V NW1 在不同 nets 间的距离 | B3  | ≥    | 1.2  | um              |
| NW1-S.4 | 1.8V/2.5V/3.3V NW1 在相同 nets 间的距离                 | B4  | ≥    | 0.47 | um              |
| NW1-S.5 | 1.8V/2.5V/3.3V NW1 在不同 nets 间的距离                 | B5  | ≥    | 1.2  | um              |
| NW1-A.1 | NW1 的面积                                          | C   | ≥    | 0.3  | um <sup>2</sup> |
| NW1-A.2 | NW1 被包围的面积                                       | D   | ≥    | 0.3  | um <sup>2</sup> |
| NW1-R.1 | 不允许 NW1 不与 NP ACT 作用                             | --- |      |      |                 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 31 /117 |

### 3.3.5 NW1 resistor

#### 3.3.5.1 NW1 resistor under ACT


| 规则序号              | 描述                                                                                                  | 标签 | 运算符号   | 规则值  | 单位            |
|-------------------|-----------------------------------------------------------------------------------------------------|----|--------|------|---------------|
| NW1res_ACT-W.1    | NW1 电阻的宽度。为了 SPICE 仿真精度, 建议 NW1 电阻长宽比 $\geq 5$ , 长度 $\geq 20\mu\text{m}$ 。                          | A  | $\geq$ | 1.8  | $\mu\text{m}$ |
| NW1res_ACT-S.1    | NW1 电阻和其它非相关注入层 (NP or PP, ULLD, NVT3, PVT3, NVT1, PVT1, NPR, HRP, ESD) 间的距离。不允许重叠。                 | B  | $\geq$ | 0.6  | $\mu\text{m}$ |
| NW1res_ACT-S.2    | NW1 电阻中 SAB 和 CT 间的距离                                                                               | C  | =      | 0.28 | $\mu\text{m}$ |
| NW1res_ACT-S.3    | NW1 电阻和(NW1 电阻或 NW1)间的距离                                                                            | D  | $\geq$ | 1.2  | $\mu\text{m}$ |
| NW1res_ACT-S.4    | NW1res 和 NP 间的距离                                                                                    | E  | =      | 0    | $\mu\text{m}$ |
| NW1res_ACT-En.1   | NW1 电阻被 ACT 包围的距离                                                                                   | F  | $\geq$ | 0.9  | $\mu\text{m}$ |
| NW1res_ACT-En.2   | ACT 到 SAB 围封边缘的距离                                                                                   | G  | $\geq$ | 0.2  | $\mu\text{m}$ |
| NW1res_ACT-En.3   | NW1 到 SAB 围封边缘的距离                                                                                   | H  | $\geq$ | 0.28 | $\mu\text{m}$ |
| NW1res_ACT-En.4   | CT 到 NW1 围封边缘的距离                                                                                    | I  | $\geq$ | 0.28 | $\mu\text{m}$ |
| NW1res_ACT-Ex.1   | NW1res 延伸出 ACT 的距离                                                                                  | J  | $\geq$ | 0.2  | $\mu\text{m}$ |
| NW1res_ACT-O.1    | 与 NP 重叠的 SAB 到 NW1res 的距离                                                                           | K  | $\geq$ | 0.38 | $\mu\text{m}$ |
| NW1res_ACT-R.1    | NW1 电阻必须被 SAB 完全覆盖, CT 区域除外                                                                         |    |        |      |               |
| NW1res_ACT-R.2    | 为了SPICE仿真精度, 建议使用矩形电阻。<br>DRC可以标记{NW1res and NW1}不是矩形。                                              |    |        |      |               |
| NW1res_ACT-R.3[N] | 对于 ACT 下的 U 形或 S 形 NW1 电阻, ACT 和 NW1 都必须是 U 形或 S 形, 并且 ACT 的边缘必须平行于 NW1 的边缘。                        |    |        |      |               |
| NW1res_ACT-R.4    | 在一个NW1电阻中:<br>1.在同一ACT中, 只允许有一个NW1;<br>2.在同一ACT中, 只允许有两个NP;<br>3.在同一 ACT 中, 只允许有两个 SAB 孔 (Silcide). |    |        |      |               |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 32 /117 |




3.3.5.2 NW1 resistor under STI

| 规则序号            | 描述                                                                             | 标签 | 运算符号 | 规则值  | 单位 |
|-----------------|--------------------------------------------------------------------------------|----|------|------|----|
| NW1res_STI-W.1  | NW1 电阻宽度。为了稳定 Rs，建议 NW1 电阻长宽比≥5，长度≥20um                                        | L  | ≥    | 1.8  | um |
| NW1res_STI-S.1  | NW1 电阻和相邻 ACT 间的距离                                                             | M  | ≥    | 0.5  | um |
| NW1res_STI-S.2  | NW1res 和 salicide ACT 间的距离                                                     | N  | ≥    | 0    | um |
| NW1res_STI-S.3  | NW1 STI 电阻和(NW1 STI 电阻或 NW1)间的距离                                               | O  | ≥    | 1.2  | um |
| NW1res_STI-En.1 | CT 被与 NW1res 交互的 ACT 包围的距离                                                     | P  | =    | 0.28 | um |
| NW1res_STI-En.2 | 与 NW1res 交互的 ACT 被 NP 包围的距离                                                    | Q  | ≥    | 0.38 | um |
| NW1res_STI-En.3 | CT 到 NW1 围封边缘的距离                                                               | R  | ≥    | 0.28 | um |
| NW1res_STI-Ex.1 | NW1res 延伸出 NW1 的距离                                                             | S  | ≥    | 0.2  | um |
| NW1res_STI-Ex.2 | ACT 延伸出 NW1 的距离                                                                | T  | ≥    | 0.28 | um |
| NW1res_STI-R.1  | 除 CT 区域外，NW1 电阻必须被 SAB 完全覆盖                                                    |    |      |      |    |
| NW1res_STI-R.2  | 不允许 NW1res 与（ACTdm, POLYdm, PP, ULLD, NVT3, PVT3, NVT1, PVT1, NPR, HRP, ESD）重叠 |    |      |      |    |
| NW1res_STI-R.3  | 为了 SPICE 仿真精度，建议使用矩形电阻。DRC 可以标记{NW1res and NW1}不是矩形。                           |    |      |      |    |




3.3.6 PSUB

| 规则序号      | 描述                                                      | 标签 | 运算符    | 规则值   | 单位              |
|-----------|---------------------------------------------------------|----|--------|-------|-----------------|
| PSUB-W.1  | PSUB 的宽度                                                | A  | $\geq$ | 0.47  | um              |
| PSUB-W.2  | 1.2V/1.8V/2.5V/3.3V native NMOS 的沟道宽度                   | B  | $\geq$ | 0.5   | um              |
|           |                                                         |    | $\leq$ | 100   | um              |
| PSUB-W.3a | 1.2V native NMOS 的沟道长度                                  | C  | $\geq$ | 0.2   | um              |
|           |                                                         |    | $\leq$ | 100   | um              |
| PSUB-W.3b | 1.8V native NMOS 的沟道长度                                  | C  | $\geq$ | 0.8   | um              |
|           |                                                         |    | $\leq$ | 20    | um              |
| PSUB-W.3c | 2.5V native NMOS (包括 overdrive 和 underdrive)的沟道长度       | C  | $\geq$ | 1     | um              |
|           |                                                         |    | $\leq$ | 20    | um              |
| PSUB-W.3d | 3.3V native NMOS 的沟道长度                                  | D  | $\geq$ | 1     | um              |
| PSUB-S.1  | 两个 PSUB 间的距离                                            | E  | $\geq$ | 0.47  | um              |
| PSUB-S.2  | PSUB 和 NMOS ACT 间的距离                                    | F  | $\geq$ | 0.36  | um              |
| PSUB-S.3  | PSUB 和 NW1 间的距离                                         | G  | $\geq$ | 1.15  | um              |
| PSUB-En.1 | Native NMOS ACT 被 PSUB 包围的距离                            | H  | =      | 0.285 | um              |
| PSUB-Ex.1 | 除 INDALL (302;12)区域外, native NMOS GATE POLY 延伸出 ACT 的距离 | I  | $\geq$ | 0.32  | um              |
| PSUB-A.1  | PSUB的面积                                                 | J  | $\geq$ | 0.6   | um <sup>2</sup> |
| PSUB-A.2  | PSUB被包围面积                                               | K  | $\geq$ | 0.6   | um <sup>2</sup> |
| PSUB-R.1  | 不允许PSUB与(NW1 or PW1 or DNW)重叠                           |    |        |       |                 |
| PSUB-R.2  | 除INDALL (302;12)区域外, 不允许PSUB与PP重叠                       |    |        |       |                 |
| PSUB-R.3  | 除NMOS电容器外, 一个PSUB区域中只允许有一个ACT图形                         |    |        |       |                 |




3.3.7 NVT3

| 规则序号      | 描述                                        | 标签 | 运算符    | 规则值  | 单位              |
|-----------|-------------------------------------------|----|--------|------|-----------------|
| NVT3-W.1  | NVT3 的宽度，允许单点交互。                          | A  | $\geq$ | 0.18 | um              |
| NVT3-S.1  | NVT3 间的距离                                 | B  | $\geq$ | 0.18 | um              |
| NVT3-S.2  | NVT3 和 GATE POLY 间沿源/漏方向的距离               | C  | $\geq$ | 0.18 | um              |
| NVT3-S.3  | 除 SRAM 外，NVT3 和 ACT 间沿 GATE POLY 方向的距离    | D  | $\geq$ | 0.15 | um              |
| NVT3-S.4  | NVT3 和 non-salicide ACT 间的距离              | E  | $\geq$ | 0.21 | um              |
| NVT3-Ex.1 | NVT3 延伸出 GATE POLY 沿源/漏方向的距离              | F  | $\geq$ | 0.18 | um              |
| NVT3-Ex.2 | NVT3 延伸出 ACT 沿 GATE POLY 方向的距离            | G  | $\geq$ | 0.15 | um              |
| NVT3-A.1  | NVT3 的面积                                  | H  | $\geq$ | 0.18 | um <sup>2</sup> |
| NVT3-A.2  | NVT3 被包围面积                                | I  | $\geq$ | 0.18 | um <sup>2</sup> |
| NVT3-R.1  | 不允许 NVT3 与（PSUB，NVT1，DGOX 或 TGOX，PPACT）重叠 |    |        |      |                 |



3.3.8 PVT3


| 规则序号      | 描述                                        | 标签 | 运算符    | 规则值  | 单位              |
|-----------|-------------------------------------------|----|--------|------|-----------------|
| PVT3-W.1  | PVT3宽度，允许单点交互。                            | A  | $\geq$ | 0.18 | um              |
| PVT3-S.1  | PVT3之间的距离                                 | B  | $\geq$ | 0.18 | um              |
| PVT3-S.2  | PVT3和POLY之间沿源极/漏极方向的距离                    | C  | $\geq$ | 0.18 | um              |
| PVT3-S.3  | PVT3和ACT沿着POLY方向的距离，SRAM区域除外              | D  | $\geq$ | 0.15 | um              |
| PVT3-S.4  | PVT3和non-salicided ACT之间的距离               | E  | $\geq$ | 0.21 | um              |
| PVT3-Ex.1 | 沿着源极/漏极方向的PVT3延伸出POLY的距离                  | F  | $\geq$ | 0.18 | um              |
| PVT3-Ex.2 | 沿着POLY方向的PVT3延伸出ACT的距离                    | G  | $\geq$ | 0.15 | um              |
| PVT3-A.1  | PVT3面积                                    | H  | $\geq$ | 0.18 | um <sup>2</sup> |
| PVT3-A.2  | PVT3被包围面积                                 | I  | $\geq$ | 0.18 | um <sup>2</sup> |
| PVT3-R.1  | PVT3不允许与（PSUB, PVT1, DGOX或TGOX, NP ACT）重叠 |    |        |      |                 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 37 /117 |


3.3.9 NVT1

| 规则序号      | 描述                                  | 标签 | 运算符号 | 规则值  | 单位  |
|-----------|-------------------------------------|----|------|------|-----|
| NVT1-W.1  | NVT1宽度，允许单点交互。                      | A  | ≥    | 0.18 | um  |
| NVT1-S.1  | NVT1之间的距离                           | B  | ≥    | 0.18 | um  |
| NVT1-S.2  | NVT1和POLY之间沿源极/漏极方向的距离              | C  | ≥    | 0.18 | um  |
| NVT1-S.3  | NVT1和ACT沿POLY方向的距离，SRAM区域除外         | D  | ≥    | 0.15 | um  |
| NVT1-S.4  | NVT1和non-salicated ACT之间的距离         | E  | ≥    | 0.21 | um  |
| NVT1-Ex.1 | 沿源极/漏极方向的NVT1延伸出POLY的距离             | F  | ≥    | 0.18 | um  |
| NVT1-Ex.2 | 沿POLY方向的NVT1延伸出ACT的距离               | G  | ≥    | 0.15 | um  |
| NVT1-A.1  | NVT1面积                              | H  | ≥    | 0.18 | um² |
| NVT1-A.2  | NVT1被包围面积                           | I  | ≥    | 0.18 | um² |
| NVT1-R.1  | NVT1不允许与（PSUB, DGOX或TGOX, PP ACT）重叠 |    |      |      |     |



3.3.10 PVT1


| 规则序号      | 描述                       | 标签 | 运算符号   | 规则值  | 单位              |
|-----------|--------------------------|----|--------|------|-----------------|
| PVT1-W.1  | PVT1的宽度                  | A  | $\geq$ | 0.18 | um              |
| PVT1-S.1  | PVT1之间的距离                | B  | $\geq$ | 0.18 | um              |
| PVT1-S.2  | 沿着源极/漏极方向的PVT1和POLY之间的距离 | C  | $\geq$ | 0.18 | um              |
| PVT1-S.3  | 沿着POLY方向的PVT1和ACT之间的距离   | D  | $\geq$ | 0.15 | um              |
| PVT1-Ex.1 | 沿源极/漏极方向的PVT1延伸出POLY的距离  | F  | $\geq$ | 0.18 | um              |
| PVT1-Ex.2 | 沿POLY方向的PVT1延伸出ACT的距离    | G  | $\geq$ | 0.15 | um              |
| PVT1-A.1  | PVT1面积                   | H  | $\geq$ | 0.18 | um <sup>2</sup> |
| PVT1-A.2  | PVT1被包围面积                | I  | $\geq$ | 0.18 | um <sup>2</sup> |
| PVT1-R.1  | PVT1不允许与PSUB重叠           |    |        |      |                 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 39 /117 |


3.3.11 ULLD

| 规则序号       | 描述                                       | 标签 | 运算符号 | 规则值   | 单位              |
|------------|------------------------------------------|----|------|-------|-----------------|
| ULLD-W.1   | ULLD宽度，允许单点交互                            | A  | ≥    | 0.18  | um              |
| ULLD-S.1   | ULLD之间的距离                                | B  | ≥    | 0.18  | um              |
| ULLD-S.2   | ULLD和ACT之间的距离                            | C1 | ≥    | 0.02  | um              |
| ULLD-S.4   | ULLD和NP ACT之间的距离                         | C2 | ≥    | 0.055 | um              |
| ULLD-S.5   | 沿着源极/漏极方向的ULLD和POLY之间的距离                 | D1 | ≥    | 0.18  | um              |
| ULLD-S6    | 沿着POLY长度方向的ULLD和POLY之间的距离                | D2 | ≥    | 0.15  | um              |
| ULLD-Ex.1  | ULLD延伸出ACT的距离                            | E  | ≥    | 0.02  | um              |
| ULLD-Ex.2  | 沿着源极/漏极方向的ULLD延伸出POLY之外的距离               | F  | ≥    | 0.18  | um              |
| ULLD-Ex.3a | 当ULLD和POLY之间的间距≤0.2um时，ULLD延伸出NPACT之外的距离 | G1 | ≥    | 0.15  | um              |
| ULLD-Ex.3b | 当ULLD和POLY之间的间距>0.2um时，ULLD延伸出NPACT之外的距离 | G2 | ≥    | 0.12  | um              |
| ULLD-A.1   | ULLD面积                                   | H  | ≥    | 0.18  | um <sup>2</sup> |
| ULLD-A.2   | ULLD被包围面积                                | L  | ≥    | 0.18  | um <sup>2</sup> |
| ULLD-R.1   | ULLD不允许与（PSUB, DGOX或TGOX）重叠              |    |      |       |                 |
| ULLD-R.2   | ULLD必须与(NVT3 or PVT3)相连                  |    |      |       |                 |



3.3.12 DGOX


| 规则序号      | 描述                                         | 标签 | 运算符    | 规则值  | 单位 |
|-----------|--------------------------------------------|----|--------|------|----|
| DGOX-W.1  | DGOX宽度                                     | A  | $\geq$ | 0.47 | um |
| DGOX-S.1  | DGOX之间的距离                                  | B  | $\geq$ | 0.47 | um |
| DGOX-S.2  | DGOX和MOS ACT之间的距离，不允许重叠                    | C  | $\geq$ | 0.25 | um |
| DGOX-S.3  | DGOX和POLY之间的距离，不允许重叠                       | D  | $\geq$ | 0.32 | um |
| DGOX-S.4  | DGOX和NW1之间的距离                              | E  | $\geq$ | 0.47 | um |
| DGOX-S.5  | DGOX和PSUB之间的距离                             |    | $\geq$ | 0.47 | um |
| DGOX-En.1 | DGOX与被包围的ACT（除了pick-up ACT）之间的距离           | F  | $\geq$ | 0.25 | um |
| DGOX-En.2 | DGOX与被包围的ACT之间沿着POLY方向的距离                  |    | $\geq$ | 0.25 | um |
| DGOX-En.3 | DGOX与被包围的POLY之间沿着源极/漏极方向的距离                | G  | $\geq$ | 0.32 | um |
| DGOX-Ex.1 | NW1延伸出DGOX之外的距离，可以允许延伸距离=0um               | H  | $\geq$ | 0.47 | um |
| DGOX-Ex.2 | DGOX延伸出NW1之外的距离，可以允许延伸距离=0um               | I  | $\geq$ | 0.47 | um |
| DGOX-Ex.3 | DGOX延伸出PSUB之外的距离，可以允许延伸距离=0um              |    | $\geq$ | 0.47 | um |
| DGOX-O.1  | DGOX和NW1的重叠距离，可以允许重叠距离=0um                 | J  | $\geq$ | 0.47 | um |
| DGOX-O.2  | DGOX和PSUB的重叠距离，可以允许重叠距离=0um                |    | $\geq$ | 0.47 | um |
| DGOX-R.1  | 如果Core和IO器件共享ACT（ACT与DGOX重叠），则ACT必须具有相同的电位 |    |        |      |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 41 /117 |

3.3.13 TGOX

| 规则序号      | 描述                                         | 标签 | 运算符 | 规则值  | 单位 |
|-----------|--------------------------------------------|----|-----|------|----|
| TGOX-W.1  | TGOX宽度                                     | A  | ≥   | 0.47 | um |
| TGOX-S.1  | TGOX之间的距离                                  | B  | ≥   | 0.47 | um |
| TGOX-S.2  | TGOX和MOS ACT之间的距离，不允许重叠                    | C  | ≥   | 0.25 | um |
| TGOX-S.3  | TGOX和POLY之间的距离，不允许重叠                       | D  | ≥   | 0.32 | um |
| TGOX-S.4  | TGOX和NW1之间的距离                              | E  | ≥   | 0.47 | um |
| TGOX-S.5  | TGOX和PSUB之间的距离                             |    | ≥   | 0.47 | um |
| TGOX-S.6  | TGOX和DGOX之间的距离                             | F  | ≥   | 0.47 | um |
| TGOX-En.1 | TGOX与被包围的ACT（除了pick-up ACT）之间的距离           | G  | ≥   | 0.25 | um |
| TGOX-En.2 | TGOX与被包围的ACT之间沿着POLY方向的距离                  |    | ≥   | 0.25 | um |
| TGOX-En.3 | TGOX与被包围的POLY之间沿着源极/漏极方向的距离                | H  | ≥   | 0.32 | um |
| TGOX-Ex.1 | NW1延伸出TGOX之外的距离，可以允许延伸距离=0um               | I  | ≥   | 0.47 | um |
| TGOX-Ex.2 | TGOX延伸出NW1之外的距离，可以允许延伸距离=0um               | J  | ≥   | 0.47 | um |
| TGOX-Ex.3 | TGOX延伸出PSUB之外的距离，可以允许延伸距离=0um              |    | ≥   | 0.47 | um |
| TGOX-O.1  | TGOX和NW1的重叠距离，可以允许重叠距离=0um                 | K  | ≥   | 0.47 | um |
| TGOX-O.2  | TGOX和PSUB的重叠距离，可以允许重叠距离=0um                |    | ≥   | 0.47 | um |
| TGOX-R.1  | 如果Core和IO器件共享ACT（ACT与TGOX重叠），则ACT必须具有相同的电位 |    |     |      |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 42 /117 |


### 3.3.14 POLY

| 规则序号                    | 描述                                                                     | 标签 | 运算符号 | 规则值           | 单位 |
|-------------------------|------------------------------------------------------------------------|----|------|---------------|----|
| POLY-W.1                | POLY宽度                                                                 | A  | ≥    | 0.06          | um |
| POLY-W.2a               | 0.9V/1.2V NMOS /PMOS沟道长度                                               | B  | ≥    | 0.06          | um |
| POLY-W.2b               | 1.8V NMOS /PMOS沟道长度                                                    |    | ≥    | 0.2           | um |
| POLY-W.2c               | 2.5V NMOS /PMOS沟道长度                                                    |    | ≥    | 0.28          | um |
| POLY-W.2d               | 3.3V NMOS /PMOS沟道长度                                                    |    | ≥    | 0.38          | um |
|                         |                                                                        |    |      |               | um |
| POLY-W.2e               | 2.5V underdrive NMOS/PMOS沟道长度<br>(2.5V underdrive to 1.8V)             |    | ≥    | 0.22          | um |
| POLY-W.2f               | 2.5V overdrive NMOS/PMOS沟道长度<br>(2.5V overdrive to 3.3V或4.1V)          |    | ≥    | 0.5<br>(NMOS) | um |
|                         |                                                                        |    |      |               | ≥  |
| POLY-W.3                | 45度POLY宽度                                                              | C  | ≥    | 0.18          | um |
| POLY-L.1                | 当POLY宽度<0.13um时，两个CT（不算POLY）之间的长度，以及POLY内任何点（包含GATE）到最近CT的长度           | D  | ≤    | 25            | um |
| POLY-L.2 <sup>[R]</sup> | 当POLY和ACT在同一MOS中时，建议的最大L形长度[沟道宽度（W）≥0.15um，E<0.1um]，以避免圆角效应            | E1 | ≤    | 0.21          | um |
| POLY-S.1                | 两个POLY之间的距离，INDALL(302;12)区域除外                                         | F  | ≥    | 0.12          | um |
| POLY-S.2                | 当一个或两个POLY宽度>0.13um且平行行程长度>0.18um时，两个POLY之间的距离                         | F2 | ≥    | 0.18          | um |
| POLY-S.3                | ACT上除INDALL(302;12)区域外的两个POLY之间的距离                                     | G  | ≥    | 0.13          | um |
| POLY-S.4 <sup>[R]</sup> | 建议在同一ACT上的两个POLY之间留出的空间。DRC不检查(POLY NOT INTERACT CT)和 INDALL(302;12)区域 |    | ≥    | 0.2           | um |
| POLY-S.5                | TGOX区域中除INDALL(302;12)区域外的ACT上的两个POLY之间的距离                             | H  | ≥    | 0.24          | um |

| 浙江创芯集成电路有限公司              |                                                                                                                                                                                        |       | 文件名称:<br>ICsprout_55nm_Design_Rule |      |    |
|---------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------|------------------------------------|------|----|
| 文件编码:                     | 版本号: V1.1                                                                                                                                                                              | 保密等级: | 页码: 43 /117                        |      |    |
| 规则序号                      | 描述                                                                                                                                                                                     | 标签    | 运算符号                               | 规则值  | 单位 |
| POLY-S.6                  | POLY和45度弯曲POLY之间的距离, FUSEALL和EFUSEALL区域中的POLY除外                                                                                                                                        | F1    | $\geq$                             | 0.18 | um |
| POLY-S.7                  | 当L形ACT和L形POLY的封闭面积小于 $0.012\text{um}^2$ 时, POLY之间的距离                                                                                                                                   | I1    | $\geq$                             | 0.15 | um |
| POLY-S.7a <sup>[R]</sup>  | 当L形ACT和L形POLY包围的面积小于 $0.0196\text{um}^2$ 时, POLY之间的距离                                                                                                                                  | I1    | $\geq$                             | 0.2  | um |
| POLY-S.8 <sup>[R]</sup>   | POLY[沟道长度 $\leq 0.08\text{um}$ ]与相邻POLY之间的距离, 用于CDU控制                                                                                                                                  | G1    | $\leq$                             | 1    | um |
| POLY-S.9                  | POLY密集线端部 ( $W < 0.09\text{um}$ ) 和POLY线之间的距离, 当POLY沿着POLY的两个相邻边缘与相反的POLY具有平行的行程长度[任何一个边缘与两个边缘的角部的距离 $< 0.09\text{um}$ ]时, 距离(J1和J2)需要遵循该规则(边缘长度 $< 0.06\text{um}$ 的除外)                | J1/J2 | $\geq$                             | 0.14 | um |
| POLY-S.11                 | ACT和在STI上的POLY之间的距离                                                                                                                                                                    | K     | $\geq$                             | 0.05 | um |
| POLY-S.12                 | SAB区域中两个POLY之间的距离                                                                                                                                                                      | F3    | $\geq$                             | 0.25 | um |
| POLY-S.13 <sup>[R]</sup>  | 强烈建议POLY和相邻POLY之间的距离用于POLY宽度 $= 0.06\text{um}$ 的敏感电路                                                                                                                                   | G2    | $\geq$                             | 0.19 | um |
| POLY-S.14                 | 当POLY和ACT在沟道宽度 ( $W$ ) $< 0.15\text{um}$ 的同一MOS中时, POLY和L形ACT之间的距离                                                                                                                     | E     | $\geq$                             | 0.1  | um |
| POLY-S.14a <sup>[R]</sup> | 当POLY和ACT在沟道宽度 ( $W$ ) $\geq 0.15\text{um}$ 的同一MOS中时, POLY和L形ACT之间的距离以避免圆角效应                                                                                                           |       | $\geq$                             | 0.1  | um |
| POLY-S.15                 | 当POLY和ACT在沟道宽度 ( $W$ ) $< 0.15\mu\text{m}$ 的相同MOS中时, L形POLY与ACT之间的距离                                                                                                                   | L     | $\geq$                             | 0.1  | um |
| POLY-S.16                 | 大POLY和POLY[沟道长度 $\leq 0.08\text{um}$ ]之间的距离, 其中, 大POLY被定义为POLY面积 $\geq 630\text{um}^2$ , 且密度 $> 70\%$ 的区域, 以 $30\text{um} \times 30\text{um}$ (步进 $15\text{um}$ )密度检查标记, 密度检查应排除POLYdm |       | $\geq$                             | 1    | um |
|                           | 对于需要精确器件参数控制的敏感电路, 如恒流源或差分输入对, 以减少阱接近效应的影响, 请遵循以下四个建议: POLY-S.18 <sup>[R]</sup> , POLY-En.1 <sup>[R]</sup> , POLY-En.2 <sup>[R]</sup> , POLY-En.3 <sup>[R]</sup>                       |       |                                    |      |    |


| 浙江创芯集成电路有限公司             |                                                                                   |       | 文件名称:<br>ICsprout_55nm_Design_Rule |      |                 |
|--------------------------|-----------------------------------------------------------------------------------|-------|------------------------------------|------|-----------------|
| 文件编码:                    | 版本号: V1.1                                                                         | 保密等级: | 页码: 44 /117                        |      |                 |
| 规则序号                     | 描述                                                                                | 标签    | 运算符号                               | 规则值  | 单位              |
| POLY-S.18 <sup>[R]</sup> | core NMOS POLY和{TG0X or (NW1 or PSUB)}之间的距离                                       | M1    | ≥                                  | 1    | um              |
| POLY-En.1 <sup>[R]</sup> | 推荐的core PMOS POLY被{NW1 not TG0X}包围的距离                                             | M2    | ≥                                  | 1    | um              |
| POLY-En.2 <sup>[R]</sup> | 推荐的IO NMOS POLY被{TG0X not (NW1 or PSUB)}包围的距离                                     | M3    | ≥                                  | 2    | um              |
| POLY-En.3 <sup>[R]</sup> | 推荐的IO PMOS POLY被包围{NW1 and TG0X}的距离                                               | M4    | ≥                                  | 2    | um              |
| POLY-Ex.1                | ACT延伸出POLY之外的距离                                                                   | N     | ≥                                  | 0.11 | um              |
| POLY-Ex.1 <sup>[R]</sup> | 建议将ACT延伸到POLY之外, 以避免Idsat恶化, 尤其是当沟道宽度>1um时。(建议在源极和漏极侧放置完整和对称的CT)                  | N     | ≥                                  | 0.18 | um              |
| POLY-Ex.2                | POLY延伸出ACT之外的距离                                                                   | O     | ≥                                  | 0.14 | um              |
| POLY-Ex.3 <sup>[R]</sup> | 当POLY和L形ACT之间的间距<0.14um时, POLY延伸出ACT之外的距离 (沟道宽度≥0.15um)                           | O1    | ≥                                  | 0.16 | um              |
| POLY-D.1                 | 整个芯片中POLY密度 (包括POLYdm)                                                            |       | ≥                                  | 14%  |                 |
|                          |                                                                                   |       | ≤                                  | 40%  |                 |
| POLY-D.2                 | POLY密度 (包括POLYdm), 密度检查窗口大小: 100um*100um, 步长: 50um                                |       | ≥                                  | 20%  |                 |
|                          |                                                                                   |       | ≤                                  | 65%  |                 |
| POLY-D.3                 | 100um×100um窗口尺寸的POLY密度差                                                           |       | ≤                                  | 40%  |                 |
| POLY-A.1                 | POLY面积                                                                            | P     | ≥                                  | 0.04 | um <sup>2</sup> |
| POLY-A.1 <sup>[R]</sup>  | 非栅极POLY面积                                                                         | Q     | ≥                                  | 0.05 | um <sup>2</sup> |
| POLY-A.2                 | POLY环围面积                                                                          | R     | ≥                                  | 0.09 | um <sup>2</sup> |
| POLY-R.1                 | 不允许在ACT上弯曲POLY<br>DRC没有INDALL(302;12)、SRAMALL(171;12)和 (ACT and POLY)宽度≤0.01um的设计 |       |                                    |      |                 |
| POLY-R.2                 | GATE POLY必须被(NP or PP)封闭                                                          |       |                                    |      |                 |
| POLY-R.3 <sup>[N]</sup>  | 建议尽可能限制最大互连POLY长度 (O), 以避免Rs大幅变化                                                  |       |                                    |      |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 45 /117 |



3.3.15 POLY resistor


| 规则序号                       | 描述                                           | 标签 | 运算符号 | 规则值  | 单位 |
|----------------------------|----------------------------------------------|----|------|------|----|
| POLYres-W.1                | non-silicide POLY电阻的宽度，对于稳定的Rs，建议POLY电阻长宽比≥1 | A  | ≥    | 0.4  | um |
| POLYres-S.1a               | N型POLY电阻与（PP, NPR, HRP, ESD）之间的距离            | B  | ≥    | 0.18 | um |
| POLYres-S.1b               | P型POLY电阻和（NP, NPR, HRP, ESD）之间的距离            |    | ≥    | 0.18 | um |
| POLYres-S.2                | non-silicide POLY电阻SAB和CT之间的距离               | C  | =    | 0.21 | um |
| POLYres-En.1               | POLY电阻到NP或PP围封边缘的距离                          | D  | ≥    | 0.18 | um |
| POLYres-Ex.1               | POLYres延伸出POLY电阻的距离                          | E  | ≥    | 0.2  | um |
| POLYres-Ex.2               | SAB延伸出non-silicide POLY电阻的距离                 | F  | ≥    | 0.2  | um |
| POLYres-R.1                | non-silicide POLY电阻必须被(NP or PP)覆盖           |    |      |      |    |
| POLYres-R.2 <sup>[N]</sup> | 对于接触传感器，不允许在POLY电阻的末端采用狗骨头设计                 |    |      |      |    |
| POLYres-R.3                | 对于non-SAB POLY电阻，POLYres的两侧必须沿着CT边缘          | G  |      |      |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 47 /117 |

3.3.16 High resistance POLY resistor

| 规则序号     | 描述                                | 标签 | 运算符号 | 规则值  | 单位 |
|----------|-----------------------------------|----|------|------|----|
| HRP-W.1  | HRP宽度，对于稳定的Rs，建议POLY电阻器长宽比≥5      | A  | ≥    | 0.21 | um |
| HRP-W.2  | 高电阻POLY宽度                         | B  | ≥    | 2    | um |
| HRP-S.1  | HRP之间的距离                          | C  | ≥    | 0.21 | um |
| HRP-S.2  | HRP和MOS POLY之间的距离                 | D  | ≥    | 0.16 | um |
| HRP-S.3  | HRP区域中SAB和CT之间的距离                 | E  | =    | 0.2  | um |
| HRP-En.1 | 高电阻POLY到HRP围封边缘的距离                | F  | ≥    | 0.2  | um |
| HRP-Ex.1 | SAB延伸出高电阻POLY之外的距离                | G  | ≥    | 0.22 | um |
| HRP-O.1  | HRP区域中PP和SAB重叠距离                  | H  | =    | 0.3  | um |
| HRP-R.1  | 不允许NP或PP与沿高电阻POLY电阻器电流方向的HRPBLK交叠 |    |      |      |    |
| HRP-R.2  | HRPBLK边缘必须与SAB边缘对齐                |    |      |      |    |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 48 /117 |

### 3.3.17 NP

| 规则序号     | 描述                                                        | 标签 | 运算符号   | 规则值  | 单位              |
|----------|-----------------------------------------------------------|----|--------|------|-----------------|
| NP-W.1   | NP宽度                                                      | A  | $\geq$ | 0.18 | um              |
| NP-S.1   | NP之间的距离                                                   | B  | $\geq$ | 0.18 | um              |
| NP-S.2   | NP和PP ACT之间的距离                                            | C  | $\geq$ | 0.12 | um              |
| NP-S.3   | NP和PP pick-up ACT之间的距离                                    | D  | $\geq$ | 0.02 | um              |
| NP-S.4   | NP和对接的ACT之间的距离                                            | E  | =      | 0    | um              |
| NP-S.5   | NP和POLY之间的距离                                              | F1 | $\geq$ | 0.3  | um              |
| NP-S.6   | 同一ACT中, 对接的NP pickup ACT和POLY之间的距离(对接的PP ACT延伸距离 <0.16um) | F2 | $\geq$ | 0.3  | um              |
| NP-En.1  | ACT到NP围封边缘的距离, 除了SRAMALL (171;12)区域                       | G  | $\geq$ | 0.02 | um              |
| NP-En.2  | ACT到NP ACT围封边缘的距离, 除了SRAMALL (171;12)区域                   | H  | $\geq$ | 0.12 | um              |
| NP-En.3  | Gate到NP围封边缘的距离                                            | I  | $\geq$ | 0.15 | um              |
| NP-Ex.1  | NP延伸出POLY之外的距离                                            | J  | $\geq$ | 0.16 | um              |
| NP-Ex.1a | 当NP边缘在ACT上时, NP延伸出NMOS gate POLY的距离                       | K  | $\geq$ | 0.3  | um              |
| NP-O.1   | NP和ACT的重叠距离                                               | L  | $\geq$ | 0.12 | um              |
| NP-A.1   | NP面积                                                      | M  | $\geq$ | 0.12 | um <sup>2</sup> |
| NP-A.2   | NP被包围面积                                                   | N  | $\geq$ | 0.12 | um <sup>2</sup> |
| NP-A.3   | 与PP ACT对接的NP ACT的面积                                       | O  | $\geq$ | 0.04 | um <sup>2</sup> |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 49 /117 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 50 /117 |

### 3.3.18 PP

| 规则序号                  | 描述                                                            | 标签 | 运算符号   | 规则值  | 单位              |
|-----------------------|---------------------------------------------------------------|----|--------|------|-----------------|
| PP-W.1                | PP宽度                                                          | A  | $\geq$ | 0.18 | um              |
| PP-S.1                | PP之间的距离                                                       | B  | $\geq$ | 0.18 | um              |
| PP-S.2                | PP和NP ACT之间的距离                                                | C  | $\geq$ | 0.12 | um              |
| PP-S.3                | PP和NP pick-up ACT之间的距离                                        | D  | $\geq$ | 0.02 | um              |
| PP-S.4                | PP和对接的ACT之间的距离                                                | E  | =      | 0    | um              |
| PP-S.5                | PP和POLY之间的距离                                                  | F1 | $\geq$ | 0.3  | um              |
| PP-S.6                | 同一ACT中, 对接的PP pickup ACT and POLY之间的距离 (对接的NP ACT延伸距离<0.16um) | F2 | $\geq$ | 0.3  | um              |
| PP-En.1               | ACT 到PP 围封边缘 的距离, 除了SRAMALL (171;12)区域                        | G  | $\geq$ | 0.02 | um              |
| PP-En.2               | PP ACT到PP围封边缘的距离, 除了SRAMALL (171;12)区域                        | H  | $\geq$ | 0.12 | um              |
| PP-En.3               | Gate到PP围封边缘的距离                                                | I  | $\geq$ | 0.15 | um              |
| PP-Ex.1               | PP延伸出POLY之外的距离                                                | J  | $\geq$ | 0.16 | um              |
| PP-Ex.1a              | 当PP边缘位于ACT上时, PP延伸出PMOS gate POLY的距离                          | K  | $\geq$ | 0.3  | um              |
| PP-O.1                | PP和ACT的重叠距离                                                   | L  | $\geq$ | 0.12 | um              |
| PP-A.1                | PP面积                                                          | M  | $\geq$ | 0.12 | um <sup>2</sup> |
| PP-A.2                | PP被包围面积                                                       | N  | $\geq$ | 0.12 | um <sup>2</sup> |
| PP-A.3                | 与PP ACT对接的NP ACT的面积                                           | O  | $\geq$ | 0.04 | um <sup>2</sup> |
| PP-R.1                | 不允许NP与PP重叠                                                    |    |        |      |                 |
| PP-R.2 <sup>[N]</sup> | PP是绘制层, 不允许通过NP的反tone方式生成                                     |    |        |      |                 |
| PP-R.3                | 在non-silicide ACT/POLY上, 允许NP和PP对接                            |    |        |      |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 51 ,117 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 52 ,117 |

3.3.19
SAB

| 规则序号                    | 描述                                                           | 标签 | 运算符号 | 规则值  | 单位              |
|-------------------------|--------------------------------------------------------------|----|------|------|-----------------|
| SAB-W.1                 | SAB宽度                                                        | A  | ≥    | 0.42 | um              |
| SAB-S.1                 | SAB间的距离                                                      | B  | ≥    | 0.42 | um              |
| SAB-S.2                 | 当一个SAB或两个SAB同时与POLY相交时，SAB间的距离                               |    | ≥    | 0.44 | um              |
| SAB-S.3                 | SAB与ACT间的距离                                                  | C  | ≥    | 0.21 | um              |
| SAB-S.4                 | SAB与Gate间的距离，除ESDIOE (232;12)区域外，不允许有交叠                      | D  | ≥    | 0.36 | um              |
| SAB-S.5                 | SAB与STI上POLY间的距离                                             | E  | ≥    | 0.3  | um              |
| SAB-S.6                 | SAB与CT间的距离                                                   | F  | ≥    | 0.21 | um              |
| SAB-Ex.1                | ACT延伸出SAB的距离                                                 | G  | ≥    | 0.21 | um              |
| SAB-Ex.2                | SAB延伸出ACT的距离                                                 | H  | ≥    | 0.21 | um              |
| SAB-Ex.3                | SAB延伸出STI上POLY的距离                                            |    | ≥    | 0.21 | um              |
| SAB-Ex.4 <sup>[R]</sup> | 当SAB宽度>10um时，SAB延伸出ACT/POLY非自对准硅化物区域的距离<br>DRC不检查POLY条数>5的结构 |    | ≥    | 0.3  | um              |
| SAB-A.1                 | SAB面积                                                        | I  | ≥    | 0.8  | um <sup>2</sup> |
| SAB-A.2                 | SAB被包围的面积                                                    | J  | ≥    | 0.8  | um <sup>2</sup> |
| SAB-R.1                 | 非金属硅化物区域不允许与AA或POLY对接                                        |    |      |      |                 |
| SAB-R.2                 | 除ESD器件外，SAB不允许与Gate交叠                                        |    |      |      |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 53 /117 |















|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 54 /117 |

### 3.3.20 CT

| 规则序号                    | 描述                                                                               | 标签   | 运算符号 | 规则值   | 单位 |
|-------------------------|----------------------------------------------------------------------------------|------|------|-------|----|
| CT-W.1                  | 除SRAMALL(171;12), FUSEALL, EFUSEALL和SRINGBLK(354;12)区域的矩形CT外, 方形CT的固定宽度          | A    | =    | 0.09  | um |
| CT-W.2                  | 除SRAMALL(171;12), FUSEALL, , EFUSEALL和SRINGBLK(354;12)区域的矩形CT外, CTbar(72;7)的固定宽度 |      | =    | 0.09  | um |
| CT-S.1                  | 两个CT间的距离                                                                         | B    | ≥    | 0.11  | um |
| CT-S.1a                 | CT和3个临近CT(间距<0.15um)间的距离                                                         | B1   | ≥    | 0.14  | um |
| CT-S.2                  | 除SRAMALL (171;12)区域外, 两个不同net的CT间的距离                                             | B2   | ≥    | 0.12  | um |
| CT-S.3                  | ACT和POLY上CT间的距离                                                                  | C    | ≥    | 0.065 | um |
| CT-S.4                  | 0.9V/1.2V器件POLY和ACT上CT间的距离                                                       | D    | ≥    | 0.055 | um |
| CT-S.4 <sup>[R]</sup>   | 0.9V/1.2V器件POLY和ACT上CT间的推荐距离                                                     | D    | ≥    | 0.06  | um |
| CT-S.5                  | 1.8V/2.5V/3.3V器件POLY和ACT上CT间的距离                                                  | E    | ≥    | 0.09  | um |
| CT-S.6                  | ACT上CT和NP/PP交界处之间的距离 (ACT上CT不允许在NP/PP边界上)                                        | F    | ≥    | 0.06  | um |
| CT-En.1                 | CT必须完全被 (ACT or POLY or MET1)覆盖                                                  |      |      |       |    |
| CT-En.2a                | CT到ACT围封边缘的距离                                                                    | G    | ≥    | 0.015 | um |
| CT-En.2b                | CT到ACT围封边缘至少两个相反边的距离                                                             | G1   | ≥    | 0.03  | um |
| CT-En.2 <sup>[R]</sup>  | 为避免接触电阻过大, CT到所有ACT围封边缘的推荐距离                                                     | G/G1 | ≥    | 0.04  | um |
| CT-En.3a                | CT到POLY围封边缘的距离                                                                   | H    | ≥    | 0.01  | um |
| CT-En.3b                | CT到POLY围封边缘至少两个相反边的距离                                                            | H1   | ≥    | 0.04  | um |
| CT-En.3c                | CT到所有POLY围封边缘的距离                                                                 | I    | ≥    | 0.025 | um |
| CT-En.3 <sup>[R]</sup>  | 为避免接触电阻过大, CT到所有POLY围封边缘的推荐距离                                                    | H/H1 | ≥    | 0.06  | um |
| CT-En.4a                | CT到MET1围封边缘的距离                                                                   | J    | ≥    | 0     | um |
| CT-En.4a <sup>[R]</sup> | 避免高RC, CT到MET1围封边缘的推荐距离                                                          | J    | ≥    | 0.04  | um |
| CT-En.4b                | CT到MET1围封边缘至少两个相反边的距离                                                            | J1   | ≥    | 0.04  | um |
| CT-En.4b <sup>[R]</sup> | 为避免高RC, CT到MET1围封边缘至少两个相反边的推荐距离                                                  | J1   | ≥    | 0.06  | um |
| CT-En.4c                | CT到所有MET1围封边缘的距离                                                                 | K    | ≥    | 0.025 | um |
| CT-En.4d                | CT到MET1围封边缘的距离 (MET1宽度>1um)                                                      | L    | ≥    | 0.04  | um |

| 浙江创芯集成电路有限公司           |                                                        | 文件名称:<br>ICsprout_55nm_Design_Rule |             |     |    |
|------------------------|--------------------------------------------------------|------------------------------------|-------------|-----|----|
| 文件编码:                  | 版本号: V1.1                                              | 保密等级:                              | 页码: 55 /117 |     |    |
| 规则序号                   | 描述                                                     | 标签                                 | 运算符号        | 规则值 | 单位 |
| CT-R.1                 | CT不允许落在Gate上                                           |                                    |             |     |    |
| CT-R.2                 | CT不允许与SAB交接                                            |                                    |             |     |    |
| CT-R.3                 | 不允许有45度旋转的CT                                           |                                    |             |     |    |
| CT-R.4                 | 建议至少用两个CT做连接, DRC会帮助标记单个CT                             |                                    |             |     |    |
| CT-R.5                 | 建议把CT同时放在源端和对接的阱连接端。如果tap对接源端, 并且tap或源区没有CT, DRC可以标记出来 |                                    |             |     |    |
| CT-R. 6 <sup>[N]</sup> | 为了SPICE仿真精度, 建议使用多个对称源/漏极CT, 并基于电流方面的考量, 需要足够数量的源/漏极CT |                                    |             |     |    |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 56 /117 |





ACT
  POLY
  CT
  TGOX
  NP
  PP
  SAB
  MET1

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 57 /117 |

### 3.3.21 MET1

| 规则序号                    | 描述                                                                                                                                              | 标签 | 运算符号   | 规则值   | 单位              |
|-------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------|----|--------|-------|-----------------|
| MET1-W.1                | MET1的宽度                                                                                                                                         | A  | $\geq$ | 0.09  | um              |
|                         |                                                                                                                                                 | B  | $\leq$ | 12    | um              |
| MET1-W.2                | 45度MET1的宽度                                                                                                                                      | C  | $\geq$ | 0.19  | um              |
| MET1-W.3                | 毗邻巨大的非MET1区域(面积> 2,000,000um <sup>2</sup> )的MET1宽度, 非MET1区域定义为(not (MET1 or MET1dm)区域                                                           | D  | $\geq$ | 0.35  | um              |
| MET1-S.1                | 除INDALL (302;12)区域的89-90度间距外, 两个MET1间的距离                                                                                                        | E  | $\geq$ | 0.09  | um              |
| MET1-S.1 <sup>[R]</sup> | 出于颗粒污染的考虑, 两个MET1间的距离                                                                                                                           | E  | $\geq$ | 0.12  | um              |
| MET1-S.2                | 当至少一个MET1的宽度以及两个MET1的并行走线长度>0.42um时, 两个MET1间的距离                                                                                                 | F  | $\geq$ | 0.15  | um              |
| MET1-S.3                | 当至少一个MET1的宽度以及两个MET1的并行走线长度>1.5um时, 两个MET1间的距离                                                                                                  | G  | $\geq$ | 0.5   | um              |
| MET1-S.4                | MET1与45度弯曲MET1之间的距离<br>DRC不检查距离弯曲点0.1um内的区域                                                                                                     | H  | $\geq$ | 0.19  | um              |
| MET1-S.5                | 在密集线端配置中, MET1和MET1线端(W< 0.11um)之间的距离: 如果MET1与相对的MET1沿MET1的两个相邻边有并行走线长度(任何一条边缘距离两条边的边角<0.11um), 则其中至少一个距离(sp1或sp2)需要符合此规则(边缘到两条边的距离< 0.09um的除外) | I  | $\geq$ | 0.11  | um              |
| MET1-A.1                | MET1的面积                                                                                                                                         | J  | $\geq$ | 0.042 | um <sup>2</sup> |
| MET1-A.2                | MET1被包围的面积                                                                                                                                      | K  | $\geq$ | 0.18  | um <sup>2</sup> |
| MET1-D.1                | MET1的密度(包括MET1dm)。密度检查窗口尺寸: 100um *100um, 步长:50um, INDALL (302;12), GRBLK(353;12)和SRINGBLK(354;12)区域除外                                          |    | $\geq$ | 10%   |                 |
|                         |                                                                                                                                                 |    | $\leq$ | 80%   |                 |
| MET1-D.2                | (MET1dmb 尺寸缩小2.5um)区域内MET1的密度。密度检查窗口尺寸: 100um *100um, 步长:50um                                                                                   |    | $\geq$ | 10%   |                 |
| MET1-D.3                | 除INDALL(302;12)、GRBLK(353;12)和SRINGBLK(354;12)区域外, 100um*100um窗口尺寸下MET1的密度差                                                                     |    | $\leq$ | 40%   |                 |
| MET1-R.1 <sup>[N]</sup> | MET1线端建议为矩形                                                                                                                                     |    |        |       |                 |


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 58 /117 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 59 /117 |

### 3.3.22 VIAN (n=1-7)

| 规则序号                      | 描述                                                                                                                                     | 标签 | 运算符 | 规则值   | 单位 |
|---------------------------|----------------------------------------------------------------------------------------------------------------------------------------|----|-----|-------|----|
| VIAN-W.1                  | 除GRING和SRING区域外，方形VIAN的固定宽度                                                                                                            | A  | =   | 0.09  | um |
| VIAN-W.2                  | 除 SRAMALL(171;12) ， FUSEALL(292;12) ， EFUSEALL (293;12)区域的矩形VIAN外，条形VIAN的固定宽度                                                          | -  | =   | 0.09  | um |
| VIAN-S.1                  | VIAN间的距离                                                                                                                               | B  | ≥   | 0.11  | um |
| VIAN-S.2                  | VIAN和3个相邻VIAN间（间距<0.14 um）的距离                                                                                                          | C  | ≥   | 0.13  | um |
| VIAN-S.3                  | 在不同的走线网格下，并行走线长度大于0的两个VIAN的间距。                                                                                                         | C1 | ≥   | 0.13  | um |
| VIAN-En.1                 | VIAN必须完全被METn（下层金属层）覆盖。VIAN被METn包围的距离由(VIAN-En.2a 和 VIAN-En.2b) 或 VIAN-En.2c或(VIAN-En.2a <sup>[R]</sup> 和VIAN-En.2b <sup>[R]</sup> )定义 |    |     |       |    |
| VIAN-En.2a                | VIAN到METn围封边缘的距离                                                                                                                       | D  | ≥   | 0     | um |
| VIAN-En.2a <sup>[R]</sup> | 为避免接触电阻过大，VIAN到METn围封边缘的距离                                                                                                             | D  | ≥   | 0.04  | um |
| VIAN-En.2b                | VIAN到METn围封边缘的距离，至少包括两个相对侧边                                                                                                            | D1 | ≥   | 0.04  | um |
| VIAN-En.2b <sup>[R]</sup> | 为避免接触电阻过大，VIAN到METn围封边缘的距离，至少包括两个相对侧边                                                                                                  | D1 | ≥   | 0.07  | um |
| VIAN-En.2c                | VIAN到METn所有围封边的距离                                                                                                                      | E  | ≥   | 0.03  | um |
| VIAN-En.3                 | VIAN必须完全被METn+1（上层金属层）覆盖。VIAN到METn+1围封边缘的距离由VIAN-En.5a 和 VIAN-En.5b定义                                                                  |    |     |       |    |
| VIAN-En.5a                | VIAN到METn+1围封边缘的距离                                                                                                                     | D  | ≥   | 0.005 | um |
| VIAN-En.5b                | VIAN到METn+1围封边缘的距离，至少包括两个相对侧边                                                                                                          | D1 | ≥   | 0.02  | um |
| VIAN-R.2a                 | 当METn与METn+1其中一个宽度>0.3um时，METn与METn+1至少需要2个VIAN（间距≤0.2um）或4个VIAN（间距≤0.25 um）连接                                                         |    |     |       |    |
| VIAN-R.2b                 | 当METn与METn+1其中一个宽度>0.7um时，METn与METn+1至少需要4个VIAN（间距≤0.2um）或9个VIAN（间距≤0.55um）连接                                                          |    |     |       |    |
| VIAN-R.3                  | 在如下情形时，H形METn+1中不允许只有单个通孔:<br>1) H形METn+1与两个金属孔相互作用，金属孔长度≤5um，面积≤5um <sup>2</sup> ； 2) H形METn+1长度≤1um，宽度≤3um                           |    |     |       |    |
| VIAN-R.4 <sup>[R]</sup>   | 建议连续堆叠的VIAN≤4层                                                                                                                         |    |     |       |    |
| VIAN-R.5                  | 不允许有45度旋转的VIAN                                                                                                                         |    |     |       |    |






|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 61 /117 |

### 3.3.23 METn (n=2-8)

| 规则序号                    | 描述                                                                                                                                             | 标签 | 运算符号   | 规则值   | 单位              |
|-------------------------|------------------------------------------------------------------------------------------------------------------------------------------------|----|--------|-------|-----------------|
| METn-W.1                | METn的宽度                                                                                                                                        | A  | $\geq$ | 0.1   | um              |
|                         |                                                                                                                                                | B  | $\leq$ | 12    | um              |
| METn-W.2                | 45度METn的宽度                                                                                                                                     | C  | $\geq$ | 0.19  | um              |
| METn-W.3                | 毗邻巨大的非METn区域(面积>2,000,000um <sup>2</sup> )的METn的宽度。非METn区域定义为(not (METn or METndm))                                                            | D  | $\geq$ | 0.35  | um              |
| METn-S.1                | 除INDALL(302;12)区域的89-90度间距外, 两个METn间的距离                                                                                                        | E  | $\geq$ | 0.1   | um              |
| METn-S.1 <sup>[R]</sup> | 出于颗粒污染的考虑, 两个METn间的距离                                                                                                                          | E  | $\geq$ | 0.13  | um              |
| METn-S.2                | 当一个或两个METn的宽度以及两个METn并行走线长度>0.42um时, 两个METn间的距离                                                                                                | F  | $\geq$ | 0.15  | um              |
| METn-S.3                | 当一个或两个METn的宽度以及两个METn并行走线长度>1.5um时, 两个METn间的距离                                                                                                 | G  | $\geq$ | 0.5   | um              |
| METn-S.4                | METn与45度弯曲METn之间的距离<br>DRC不检查距离弯曲点0.1um内的区域                                                                                                    | H  | $\geq$ | 0.19  | um              |
| METn-S.5                | 在密集线端配置中, METn和METn线端(W<0.12 um)间的距离: 如果METn与相对的METn沿METn的两个相邻边缘有并行走线长度(任何一条边缘距离两条边的边角<0.12 um), 则其中至少一个距离(sp1或sp2)需要符合此规则(边缘到两条边的边角<0.1um的除外) | I  | $\geq$ | 0.12  | um              |
| METn-A.1                | METn的面积                                                                                                                                        | J  | $\geq$ | 0.052 | um <sup>2</sup> |
| METn-A.2                | METn被包围的面积                                                                                                                                     | K  | $\geq$ | 0.18  | um <sup>2</sup> |
| METn-D.1                | METn的密度包括(METndm)。密度检查窗口尺寸: 100um*100um, 步长: 50um, INDALL(302;12), GRBLK(353;12)和SRINGBLK(354;12)区域除外                                          |    | $\geq$ | 10%   |                 |
|                         |                                                                                                                                                |    | $\leq$ | 80%   |                 |
| METn-D.2                | (METndmb尺寸缩小2.5um)区域内METn的密度, 密度检查窗口尺寸: 100um*100um, 步长:50um                                                                                   |    | $\geq$ | 10%   |                 |
| METn-D.3                | 除 INDALL(302;12)、GRBLK(353;12)和SRINGBLK(354;12)区域外, 100um*100um窗口尺寸下METn的密度差                                                                   |    | $\leq$ | 40%   |                 |
| METn-R.1 <sup>[N]</sup> | METn线端建议为矩形                                                                                                                                    |    |        |       |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 62 /117 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 63 /117 |

### 3.3.24 T2V1 (2x top via 1)

| 规则序号                            | 描述                                                                                                                            | 标签 | 运算符号 | 规则值  | 单位 |
|---------------------------------|-------------------------------------------------------------------------------------------------------------------------------|----|------|------|----|
| <b>T2V1-W.1</b>                 | 除GRBLK (353;12) 和 SRINGBLK (354;12)区域外, 方形T2V1的固定宽度                                                                           | A  | =    | 0.2  | um |
| <b>T2V1-W.2</b>                 | 条形T2V1的固定宽度(110;7),条形T2V1只能用在密封圈区域, 且必须标明层‘354;12’                                                                            | -  | =    | 0.2  | um |
| <b>T2V1-S.1</b>                 | T2V1间的距离                                                                                                                      | B  | ≥    | 0.2  | um |
| <b>T2V1-S.2</b>                 | T2V1和3个相邻T2V1间的距离 (间距<0.28um)                                                                                                 | C  | ≥    | 0.25 | um |
| <b>T2V1-En.1</b>                | T2V1必须被METn (下层金属层) 完全覆盖。T2V1到METn围封边缘的距离由(T2V1-En.2a 和T2V1-En.2b) 或(T2V1-En.2a <sup>[R]</sup> 和T2V1-En.2b <sup>[R]</sup> )定义 |    |      |      |    |
| <b>T2V1-En.2a</b>               | T2V1到METn围封边缘的距离                                                                                                              | D  | ≥    | 0    | um |
| <b>T2V1-En.2a<sup>[R]</sup></b> | 为避免接触电阻过大, T2V1到METn围封边缘的距离                                                                                                   | D  | ≥    | 0.05 | um |
| <b>T2V1-En.2b</b>               | T2V1到METn围封边缘的距离, 至少包含两个相对侧边                                                                                                  | D1 | ≥    | 0.05 | um |
| <b>T2V1-En.2b<sup>[R]</sup></b> | 为避免接触电阻过大, T2V1到METn围封边缘的距离, 至少包含两个相对侧边                                                                                       | D1 | ≥    | 0.08 | um |
| <b>T2V1-En.3</b>                | 当T2M1是T2V1上层金属层时, T2V1必须被T2M1完全覆盖。T2V1到T2M1围封边缘的距离由T2V1-En.4a 和 T2V1-En.4b定义                                                  |    |      |      |    |
| <b>T2V1-En.4a</b>               | T2V1到T2M1围封边缘的距离                                                                                                              | D  | ≥    | 0    | um |
| <b>T2V1-En.4b</b>               | T2V1到T2M1围封边缘的距离, 至少包含两个相对侧边                                                                                                  | D1 | ≥    | 0.05 | um |
| <b>T2V1-R.1</b>                 | 当METn与T2M1其中一个宽度>0.6um时, METn与T2M1至少需要2个T2V1 (间距≤0.4um) 或4个T2V1 (间距≤0.4um) 连接                                                 |    |      |      |    |
| <b>T2V1-R.2</b>                 | 当METn与T2M1其中一个宽度>1.4um时, METn与T2M1至少需要连接4个T2V1 (间距≤0.4um) 连接                                                                  |    |      |      |    |
| <b>T2V1-R.3</b>                 | 不允许有45度旋转的T2V1                                                                                                                |    |      |      |    |
| <b>T2V1-R.4<sup>[R]</sup></b>   | 建议尽可能使用更多的T2V1, DRC会标记单一T2V1                                                                                                  |    |      |      |    |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 64 ,117 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 65 /117 |

### 3.3.25 T2M1 (2x metal 1)

| 规则序号                    | 描述                                                                                                    | 标签 | 运算符号   | 规则值  | 单位              |
|-------------------------|-------------------------------------------------------------------------------------------------------|----|--------|------|-----------------|
| T2M1-W.1                | T2M1的宽度<br>DRC不检查DEUPAD(381;12)和INDALL(302;12)区域的最大宽度                                                 | A  | $\geq$ | 0.2  | um              |
|                         |                                                                                                       | A1 | $\leq$ | 10   | um              |
| T2M1-W.2                | 45度T2M1的宽度                                                                                            | B  | $\geq$ | 0.39 | um              |
| T2M1-W.3                | 毗邻巨大的非T2M1区域(面积> 2,000,000um <sup>2</sup> )的T2M1宽度。非T2M1区域定义为(not (T2M1 or T2M1dm))                   | C  | $\geq$ | 0.35 | um              |
| T2M1-S.1                | 除INDALL (302;12)区域的89-90度的间距外, 两个T2M1间的距离                                                             | D  | $\geq$ | 0.2  | um              |
| T2M1-S.2                | 当一个或两个T2M1的宽度>0.39um以及两个T2M1并行走线长度>1um时, 两个T2M1间的距离                                                   | E  | $\geq$ | 0.24 | um              |
| T2M1-S.3                | 当一个或两个T2M1的宽度以及两个T2M1并行走线长度>1.5um时, 两个T2M1间的距离                                                        | F  | $\geq$ | 0.5  | um              |
| T2M1-S.4                | 当至少一个金属线宽度和并行走线长度>4.5um时, 两个T2M1间的距离<br>注: 当T2M1宽度>6um时, 请使用较大的间距, 以遵守最大密度规则                          | G  | $\geq$ | 1.5  | um              |
| T2M1-S.5                | T2M1与45度弯曲T2M1之间的距离                                                                                   | H  | $\geq$ | 0.39 | um              |
| T2M1-A.1                | T2M1的面积                                                                                               | I  | $\geq$ | 0.14 | um <sup>2</sup> |
| T2M1-A.2                | T2M1被包围的面积                                                                                            | J  | $\geq$ | 0.26 | um <sup>2</sup> |
| T2M1-D.1                | T2M1的密度(包括T2M1dm)。密度检查窗口尺寸: 100um*100um, 步长: 50um, INDALL(302;12), GRBLK(353;12)和SRINGBLK(354;12)区域除外 |    | $\geq$ | 10%  |                 |
|                         |                                                                                                       |    | $\leq$ | 80%  |                 |
| T2M1-D.2                | (T2M1dmb尺寸缩小2.5um)区域内T2M1的密度。密度检查窗口尺寸: 100um*100um, 步长:50um                                           |    | $\geq$ | 10%  |                 |
| T2M1-D.3                | 除 INDALL(302;12) 、 GRBLK(353;12) 和 SRINGBLK(354;12)区域外, 100um*100um窗口尺寸下T2M1的密度差                      |    | $\leq$ | 40%  |                 |
| T2M1-R.1 <sup>[N]</sup> | T2M1线端建议为矩形                                                                                           |    |        |      |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 66 /117 |




 T2M1

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 67 /117 |

### 3.3.26 T2V2 (2x top via 2)

| 规则序号                      | 描述                                                                                                                                         | 标签 | 运算符号 | 规则值  | 单位 |
|---------------------------|--------------------------------------------------------------------------------------------------------------------------------------------|----|------|------|----|
| T2V2-W.1                  | 除GRBLK (353;12)和SRINGBLK(354;12)区域外, 方形T2V2的固定宽度                                                                                           | A  | =    | 0.2  |    |
| T2V2-W.2                  | 条形T2V2的固定宽度(132;13)。条形T2V2只能用在密封圈区域, 且必须标明层‘354;12’                                                                                        | -  | =    | 0.2  | um |
| T2V2-S.1                  | T2V2间的距离                                                                                                                                   | B  | ≥    | 0.2  | um |
| T2V2-S.2                  | T2V2和3个相邻T2V2间的距离 (间距<0.28um)                                                                                                              | C  | ≥    | 0.25 | um |
| T2V2-En.1                 | 当METn或T2M1是T2V2下层金属层时, T2V2必须被T2M1完全覆盖。T2V2到T2M1围封边缘的距离由(T2V2-En.2a 和T2V2-En.2b)或(T2V2-En.2a <sup>[R]</sup> 和T2V2-En.2b <sup>[R]</sup> )定义 |    |      |      |    |
| T2V2-En.2a                | T2V2到T2M1围封边缘的距离                                                                                                                           | D  | ≥    | 0    | um |
| T2V2-En.2a <sup>[R]</sup> | 为避免接触电阻过大, T2V2到T2M1围封边缘的距离                                                                                                                | D  | ≥    | 0.05 | um |
| T2V2-En.2b                | T2V2到T2M1围封边缘的距离, 至少包含两个相对侧边                                                                                                               | D1 | ≥    | 0.05 | um |
| T2V2-En.2b <sup>[R]</sup> | 为避免接触电阻过大, T2V2到T2M1围封边缘的距离, 至少包含两个相对侧边                                                                                                    | D1 | ≥    | 0.08 | um |
| T2V2-En.3                 | 当T2M2是T2V2上层金属层时, T2V2必须被T2M2完全覆盖。T2V2到T2M2围封边缘的距离由T2V2-En.4a和T2V2-En.4b定义                                                                 |    |      |      |    |
| T2V2-En.4a                | T2V2到T2M2围封边缘的距离                                                                                                                           | D  | ≥    | 0    | um |
| T2V2-En.4b                | T2V2到T2M2围封边缘的距离, 至少包含两个相对侧边                                                                                                               | D1 | ≥    | 0.05 | um |
| T2V2-R.1                  | 当T2M1与T2M2其中一个宽度>0.6 um时, T2M1与T2M2至少需要2个T2V2 (间距≤0.4um) 或4个T2V2 (间距≤0.4um) 连接                                                             |    |      |      |    |
| T2V2-R.2                  | 当T2M1与T2M2其中一个宽度>1.4um时, T2M1与T2M2至少需要4个T2V2 (间距≤0.4um) 连接                                                                                 |    |      |      |    |
| T2V2-R.3                  | 不允许有45度旋转的T2V2                                                                                                                             |    |      |      |    |
| T2V2-R.4 <sup>[R]</sup>   | 建议尽可能使用更多的T2V2, DRC会标记单一T2V2                                                                                                               |    |      |      |    |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 68 ,117 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 69 /117 |

### 3.3.27 T2M2 (top metal, n=1,2)

| 规则序号                    | 描述                                                                                                     | 标签 | 运算符    | 规则值  | 单位              |
|-------------------------|--------------------------------------------------------------------------------------------------------|----|--------|------|-----------------|
| T2M2-W.1                | T2M2的宽度<br>DRC不检查DEUPAD和INDALL(302;12)区域的最大宽度                                                          | A  | $\geq$ | 0.2  | um              |
|                         |                                                                                                        | A1 | $\leq$ | 10   | um              |
| T2M2-W.2                | 45度T2M2的宽度                                                                                             | B  | $\geq$ | 0.39 | um              |
| T2M2-W.3                | 毗邻巨大的非T2M2区域(面积>2,000,000um <sup>2</sup> )的T2M2宽度。非T2M2区域定义为(not(T2M2 or T2M2dm))                      | C  | $\geq$ | 0.35 | um              |
| T2M2-S.1                | 除INDALL(302;12)区域的89-90度的间距外, 两个T2M2间的距离                                                               | D  | $\geq$ | 0.2  | um              |
| T2M2-S.2                | 当一个或两个T2M2的宽度大于0.39um以及两个T2M2并行走线长度>1um时, 两个T2M2间的距离                                                   | E  | $\geq$ | 0.24 | um              |
| T2M2-S.3                | 当一个或两个T2M2的宽度以及两个T2M2平并行走线长度>1.5um时, 两个T2M2间的距离                                                        | F  | $\geq$ | 0.5  | um              |
| T2M2-S.4                | 当至少有一个金属线宽度或者两个金属并行走线长度>4.5um时, 两个T2M2之间的距离<br>注:当T2M2宽度>6um时, 请使用较大的间距, 以遵守最大密度规则                     | G  | $\geq$ | 1.5  | um              |
| T2M2-S.4                | T2M2与45度弯曲T2M2之间的距离                                                                                    | H  | $\geq$ | 0.39 | um              |
| T2M2-A.1                | T2M2的面积                                                                                                | I  | $\geq$ | 0.14 | um <sup>2</sup> |
| T2M2-A.2                | T2M2被包围的面积                                                                                             | J  | $\geq$ | 0.26 | um <sup>2</sup> |
| T2M2-D.1                | T2M2的密度(包括T2M2dm)。密度检查窗口尺寸: 100um*100um, 步长: 50um, INDALL (302;12), GRBLK(353;12)和SRINGBLK(354;12)区域除外 |    | $\geq$ | 10%  |                 |
|                         |                                                                                                        |    | $\leq$ | 80%  |                 |
| T2M2-D.2                | (T2M2dmb尺寸缩小2.5um)区域内T2M2的密度。密度检查窗口尺寸: 100um*100um, 步长:50um                                            |    | $\geq$ | 10%  |                 |
| T2M2-D.3                | 除 INDALL(302;12) 、 GRBLK(353;12) 和 SRINGBLK(354;12)区域外, 100um*100um窗口尺寸下T2M2的密度差                       |    | $\leq$ | 40%  |                 |
| T2M2-R.1 <sup>[N]</sup> | T2M2线端建议为矩形                                                                                            |    |        |      |                 |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 70 /117 |




 T2M2

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 71 ,117 |

3.3.28 T4V1 (4x top via 1)

| 规则序号                    | 描述                                                                                    | 标签 | 运算符号 | 规则值  | 单位 |
|-------------------------|---------------------------------------------------------------------------------------|----|------|------|----|
| T4V1-W.1                | 除GRBLK (353;12)和SRINGBLK (354;12)区域外，方形T4V1的固定宽度                                      | A  | =    | 0.36 | um |
| T4V1-W.2                | 条形T4V1的固定宽度(112;7)。条形T4V1只能用在密封圈区域，且必须标明层‘354;12’                                     | -  | =    | 0.36 | um |
| T4V1-S.1                | T4V1间的距离                                                                              | B  | ≥    | 0.34 | um |
| T4V1-S.2                | 当T4V1阵列大于或等于3x3时，T4V1间的距离。间距≤0.56um的两个T4V1区域视为在同一阵列中                                  | C  | ≥    | 0.5  | um |
| T4V1-En.1               | 当METn是T4V1下层金属层时，T4V1必须被METn完全覆盖。T4V1到METn围封边缘的距离由T4V1-En.2和T4V1-En.3定义               |    |      |      |    |
| T4V1-En.2               | T4V1到METn围封边缘的距离                                                                      | D  | ≥    | 0.01 | um |
| T4V1-En.3               | T4V1到METn围封边缘的距离，至少包含两个相对侧边                                                           | D1 | ≥    | 0.05 | um |
| T4V1-En.4               | 当T4M1是T4V1上层金属层时，T4V1必须被T4M1完全覆盖                                                      |    |      |      |    |
| T4V1-En.5               | T4V1到T4M1围封边缘的距离                                                                      | D  | ≥    | 0.02 | um |
| T4V1-R.1 <sup>[R]</sup> | 除 GRBLK(353;12) 和 SRINGBLK(354;12) 区域外，当 METn和T4M1其中一个宽度≥0.5um时，METn与T4M1至少需要2个T4V1连接 |    |      |      |    |
| T4V1-R.3                | 不允许有45度旋转的T4V1                                                                        |    |      |      |    |
| T4V1-R.4 <sup>[R]</sup> | 建议尽可能使用更多的T4V1，DRC会标记单一T4V1                                                           |    |      |      |    |


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 72 ,117 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 73 /117 |

3.3.29 T4M1 (4x top metal 1)

| 规则序号                    | 描述                                                                                               | 标签 | 运算符号 | 规则值 | 单位              |
|-------------------------|--------------------------------------------------------------------------------------------------|----|------|-----|-----------------|
| T4M1-W.1                | T4M1的宽度<br>DRC不检查DEUPAD(381;12)和INDALL(302;12)区域的最大宽度                                            | A  | ≥    | 0.4 | um              |
|                         |                                                                                                  | A1 | ≤    | 20  | um              |
| T4M1-S.1                | 除INDALL(302;12)区域的89-90度间距外，两个T4M1间的距离                                                           | B  | ≥    | 0.4 | um              |
| T4M1-S.2                | 当一个或两个T4M1的宽度或长度≥2um，且两个T4M1并行走线长度≥2um时，两个T4M1之间的距离                                              | C  | ≥    | 0.5 | um              |
| T4M1-A.1                | T4M1的面积                                                                                          | D  | ≥    | 0.4 | um <sup>2</sup> |
| T4M1-A.2                | T4M1被包围的面积                                                                                       | E  | ≥    | 0.6 | um <sup>2</sup> |
| T4M1-D.1                | T4M1的密度（包括T4M1dm）。密度检查窗口尺寸：100um*100um，步长：50um，INDALL(302;12)，GRBLK(353;12)和SRINGBLK(354;12)区域除外 |    | ≥    | 20% |                 |
|                         |                                                                                                  |    | ≤    | 85% |                 |
| T4M1-D.2                | （T4M1dmb尺寸缩小2.5um）区域内T4M1的密度。密度检查窗口尺寸：100um*100um，步长：50um                                        |    | ≥    | 10% |                 |
| T4M1-D.3                | 除 INDALL(302;12) 、 GRBLK(353;12) 和 SRINGBLK(354;12)区域外，100um*100um窗口尺寸下T4M1的密度差                  |    | ≤    | 40% |                 |
| T4M1-R.1 <sup>[N]</sup> | T4M1线端建议为矩形                                                                                      |    |      |     |                 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 74 /117 |

3.3.30 T4V2 (4x top via 2)

| 规则序号                    | 描述                                                                                                     | 标签  | 运算符号 | 规则值  | 单位 |
|-------------------------|--------------------------------------------------------------------------------------------------------|-----|------|------|----|
| T4V2-W.1                | 除GRBLK (353;12)和SRINGBLK (354;12)区域外, 方形T4V2的固定宽度                                                      | A   | =    | 0.36 | um |
| T2V1-W.2                | 条形T4V2的固定宽度(113;7)。条形T4V2只能用在密封圈区域, 且必须标明层‘354;12’                                                     | --- | =    | 0.36 | um |
| T4V2-S.1                | T4V2间的距离                                                                                               | B   | ≥    | 0.34 | um |
| T4V2-S.2                | 当T4V2阵列大于或等于3x3时, T4V2间的距离。间距≤0.56um的两个T4V2区域视为在同一阵列中                                                  | C   | ≥    | 0.5  | um |
| T4V2-En.1               | 当(T2M1或T4M1)是T4V2下层金属层时, T4V2必须被(T2M1 or T4M1)完全覆盖。T4V2到(T2M1 or T4M1)围封边缘的距离由T4V2-En.2和T4V2-En.3定义    |     |      |      |    |
| T4V2-En.2               | T4V2到(T2M1 or T4M1)围封边缘的距离                                                                             | D   | ≥    | 0.01 | um |
| T4V2-En.3               | T4V2到(T2M1 or T4M1)围封边缘的距离, 至少包含两个相对侧边                                                                 | D1  | ≥    | 0.05 | um |
| T4V2-En.5               | 当T4M2是T4V2上层金属层时, T4V2必须被T4M2完全覆盖                                                                      |     |      |      |    |
| T4V2-En.6               | T4V2到T4M2围封边缘的距离                                                                                       | D   | ≥    | 0.02 | um |
| T4V2-R.1 <sup>[R]</sup> | 除GRBLK(353;12)和SRINGBLK(354;12)区域外, 当(T2M1 or T4M1)和T4M2其中一个宽度≥0.5um时, (T2M1 or T4M1)和T4M2至少需要2个T4V2连接 |     |      |      |    |
| T4V2-R.3                | 不允许有45度旋转的T4V2                                                                                         |     |      |      |    |
| T4V2-R.4 <sup>[R]</sup> | 建议尽可能使用更多的T4V2, DRC会标记单一T4V2                                                                           |     |      |      |    |


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 75 ,117 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 76 /117 |

3.3.31 T4M2(4x top metal 2)

| 规则序号                    | 描述                                                                                               | 标签 | 运算符号   | 规则值 | 单位              |
|-------------------------|--------------------------------------------------------------------------------------------------|----|--------|-----|-----------------|
| T4M2-W.1                | T4M2的宽度<br>DRC不检查DEUPAD和INDALL(302;12)区域的最大宽度                                                    | A  | $\geq$ | 0.4 | um              |
|                         |                                                                                                  | A1 | $\leq$ | 20  | um              |
| T4M2-S.1                | INDALL (302;12)区域的89-90度间距外，两个T4M2间的距离                                                           | B  | $\geq$ | 0.4 | um              |
| T4M2-S.2                | 当一个或两个T4M2的宽度或长度 $\geq 2\text{um}$ ，且两个T4M2并行走线长度 $\geq 2\text{um}$ 时，两个T4M2之间的距离                | C  | $\geq$ | 0.5 | um              |
| T4M2-A.1                | T4M2的面积                                                                                          | D  | $\geq$ | 0.4 | um <sup>2</sup> |
| T4M2-A.2                | T4M2被包围的面积                                                                                       | E  | $\geq$ | 0.6 | um <sup>2</sup> |
| T4M2-D.1                | T4M2的密度（包括T4M2dm）。密度检查窗口尺寸：100um*100um，步长：50um，INDALL(302;12)，GRBLK(353;12)和SRINGBLK(354;12)区域除外 |    | $\geq$ | 20% |                 |
|                         |                                                                                                  |    | $\leq$ | 85% |                 |
| T4M2-D.2                | （T4M2dmb 尺寸缩小2.5um）区域内T4M2的密度。密度检查窗口尺寸：100um*100um，步长：50um                                       |    | $\geq$ | 10% |                 |
| T4M2-D.3                | 除 INDALL(302;12) 、 GRBLK(353;12) 和 SRINGBLK(354;12)区域外，100um*100um窗口尺寸下T4M2的密度差                  |    | $\leq$ | 40% |                 |
| T4M2-R.1 <sup>[N]</sup> | T4M2线端建议为矩形                                                                                      |    |        |     |                 |




|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 77 ,117 |

3.3.32 T8V1 (ultra thick top via 1)

| 规则序号      | 描述                                                                                      | 标签 | 运算符号 | 规则值  | 单位 |
|-----------|-----------------------------------------------------------------------------------------|----|------|------|----|
| T8V1-W.1  | 除GRBLK(353;12)和SRINGBLK(354;12)区域外，方形T8V1的固定宽度                                          | A  | =    | 0.36 | um |
| T8V1-W.2  | 条形T8V1的固定宽度(114;7)。条形T4V1只能用在密封圈区域，且必须标明层‘354;12’                                       | -  | =    | 0.36 | um |
| T8V1-S.1  | T8V1间的距离                                                                                | B  | ≥    | 0.34 | um |
| T8V1-S.2  | 当T8V1阵列大于或等于4x4时，T8V1间的距离。间距≤0.56um的两个T8V1区域视为在同一阵列中                                    | C  | ≥    | 0.5  | um |
| T8V1-En.1 | 当METn是T8V1下层金属层时，T8V1必须被METn完全覆盖。T8V1到METn围封边缘的距离由T8V1-En.2和T8V1-En.3定义                 |    |      |      |    |
| T8V1-En.2 | T8V1到METn围封边缘的距离                                                                        | D  | ≥    | 0.01 | um |
| T8V1-En.3 | T8V1到METn围封边缘的距离，至少包含两个相对侧边                                                             | D1 | ≥    | 0.05 | um |
| T8V1-En.5 | 当T8M1是T8V1上层金属层时，T8V1必须被T8M1完全覆盖                                                        |    |      |      |    |
| T8V1-En.6 | T8V1到T8M1围封边缘的距离                                                                        | D  | ≥    | 0.3  | um |
| T8V1-R.1  | 除GRBLK(353;12)和SRINGBLK(354;12)区域外，当(METn或T8M1)与T8M1其中一个宽度≥0.5um时，METn与T8M1至少需要2个T8V1连接 |    |      |      |    |


|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 78 /117 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 79 /117 |

3.3.33 T8M1 (ultra thick top metal 1)

| 规则序号                    | 描述                                                                                     | 标签 | 运算符号   | 规则值 | 单位              |
|-------------------------|----------------------------------------------------------------------------------------|----|--------|-----|-----------------|
| T8M1-W.1                | T8M1的宽度<br>DRC不检查DEUPAD(381;12)和INDALL(302;12)区域的最大宽度                                  | A  | $\geq$ | 1.5 | um              |
|                         |                                                                                        | A1 | $\leq$ | 50  | um              |
| T8M1-S.1                | 除INDALL(302;12)区域的89-90度间距外，两个T8M1间的距离                                                 | B  | $\geq$ | 1.5 | um              |
| T8M1-S.2                | 当一个或两个T8M1的宽度或长度 $\geq 16\mu\text{m}$ ，且两个T8M1并行走线长度 $\geq 2\mu\text{m}$ 时，两个T8M1之间的距离 | C  | $\geq$ | 2   | um              |
| T8M1-S.3                | 电感器的T8M1((T8M1 and INDALL(302;12))与其他T8M1之间的距离                                         | D  | $\geq$ | 30  | um              |
| T8M1-Ex.1               | INDALL(302;12)在T8M1上的延伸距离。T8M1不允许切割INDALL(302;12)                                      | E  | $\geq$ | 15  | um              |
| T8M1-A.1                | T8M1的面积                                                                                | F  | $\geq$ | 6   | um <sup>2</sup> |
| T8M1-A.2                | T8M1被包围的面积。                                                                            | G  | $\geq$ | 6   | um <sup>2</sup> |
| T8M1-D.1 <sup>[R]</sup> | T8M1在整个芯片上的密度(含T8M1dm)                                                                 |    | $\geq$ | 20% |                 |
| T8M1-D.2                | T8M1在整个芯片上的密度(含T8M1dm)                                                                 |    | $\leq$ | 55% |                 |
| T8M1-D.3                | T8M1的密度（包括T8M1dm）。密度检查窗口尺寸：400um*400um，步长：400um，DEUPAD区域除外                             |    | $\leq$ | 70% |                 |
| T8M1-R.1 <sup>[N]</sup> | T8M1线端建议为矩形                                                                            |    |        |     |                 |
| T8M1-R.2                | INDALL(302;12)区域内不允许有有源和无源器件                                                           |    |        |     |                 |









|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 80 ,117 |

3.3.34 T8V2 (ultra thick top via 2)

| 规则序号      | 描述                                                                                                        | 标签 | 运算符号 | 规则值  | 单位 |
|-----------|-----------------------------------------------------------------------------------------------------------|----|------|------|----|
| T8V2-W.1  | 除GRBLK (353;12)和SRINGBLK (354;12)区域外，方形T8V2的固定宽度                                                          | A  | =    | 0.36 | um |
| T8V2-W.2  | 条形T8V2的固定宽度(115;7)。条形T8V2只能用在密封圈区域，且必须标明层‘354;12’                                                         | -  | =    | 0.36 | um |
| T8V2-S.1  | T8V2间的距离                                                                                                  | B  | ≥    | 0.34 | um |
| T8V2-S.2  | 当T8V2阵列大于或等于4x4时，T8V2间的距离。间距≤0.56um的两个T8V2区域视为在同一阵列中                                                      | C  | ≥    | 0.5  | um |
| T8V2-En.1 | 当(T2M1 or T4M1)是T8V2下层金属层时，T8V2必须被(T2M1 or T4M1)完全覆盖。T8V2到(T2M1 or T4M1)围封边缘的距离由T8V2-En.2和T8V2-En.3定义     |    |      |      |    |
| T8V2-En.2 | T8V2到(T2M1 or T4M1)围封边缘的距离                                                                                | D  | ≥    | 0.01 | um |
| T8V2-En.3 | T8V2到(T2M1 or T4M1)围封边缘(至少包含两个相对侧边)的距离                                                                    | D1 | ≥    | 0.05 | um |
| T8V2-En.5 | 当T8M2是T8V2上层金属层时，T8V2必须被T8M2完全覆盖                                                                          |    |      |      |    |
| T8V2-En.6 | T8V2到T8M2围封边缘的距离                                                                                          | D  | ≥    | 0.3  | um |
| T8V2-R.1  | 除 GRBLK(353;12)和 SRINGBLK(354;12)区域外，当 (T2M1 or T4M1)与 T8M2 其中一个宽度≥0.5um时，(T2M1 or T4M1)与T8M2至少需要2个T8V2连接 |    |      |      |    |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 81 /117 |




3×3 via array

 T2M1 or T4M1  
or T8M2
  T8V2

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 82 /117 |

3.3.35 T8M2 (ultra thick top metal 2)


| 规则序号                    | 描述                                                         | 标签 | 运算符号 | 规则值 | 单位              |
|-------------------------|------------------------------------------------------------|----|------|-----|-----------------|
| T8M2-W.1                | T8M2的宽度<br>DRC不检查DEUPAD(381;12)和INDALL(302;12)区域的最大宽度      | A  | ≥    | 1.5 | um              |
|                         |                                                            | A1 | ≤    | 50  | um              |
| T8M2-S.1                | 除INDALL(302;12)区域的89-90度间距外，两个T8M2间的距离                     | B  | ≥    | 1.5 | um              |
| T8M2-S.2                | 当一个或两个T8M2的宽度或长度≥16um，且两个T8M2并行走线长度≥2um时，两个T8M2之间的距离       | C  | ≥    | 2   | um              |
| T8M2-S.3                | 电感器的T8M2 (T8M2和 INDALL(302;12))与其他T8M2之间的距离                | D  | ≥    | 30  | um              |
| T8M2-Ex.1               | INDALL(302;12)在T8M2上的延伸距离。T8M2不允许切割INDALL(302;12)          | E  | ≥    | 15  | um              |
| T8M2-A.1                | T8M2的面积                                                    | F  | ≥    | 6   | um <sup>2</sup> |
| T8M2-A.2                | T8M2被包围的面积                                                 | G  | ≥    | 6   | um <sup>2</sup> |
| T8M2-D.1[R]             | T8M2在整个芯片上的密度(含T8M2dm)                                     |    | ≥    | 20% |                 |
| T8M2-D.2                | T8M2在整个芯片上的密度(含T8M2dm)                                     |    | ≤    | 55% |                 |
| T8M2-D.3                | T8M2的密度（包括T8M2dm）。密度检查窗口尺寸：400um*400um，步长：400um，DEUPAD区域除外 |    | ≤    | 70% |                 |
| T8M2-R.1 <sup>[N]</sup> | T8M2线端建议为矩形                                                |    |      |     |                 |
| T8M2-R.2                | INDALL(302;12)区域内不允许有有源和无源器件                               |    |      |     |                 |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 83 /117 |

### 3.3.36 RV (Re-Distribution Via)


| 规则序号                  | 描述                                                               | 标签  | 运算符号 | 规则值 | 单位 |
|-----------------------|------------------------------------------------------------------|-----|------|-----|----|
| RV-W.1                | 方形RV的固定宽度                                                        | A   | =    | 3   | um |
| RV-S.1                | RV之间的距离                                                          | B   | ≥    | 3   | um |
| RV-S.2                | RV和CB之间的距离                                                       | C   | ≥    | 6   | um |
| RV-En.1               | 当(T2M2 or T4M2 or T8M2)是RV下层金属层时，RV必须被(T2M2 or T4M2 or T8M2)完全覆盖 |     |      |     |    |
| RV-En.2               | RV到(T2M2 or T4M2 or T8M2)围封边缘的距离                                 | D   | ≥    | 1.5 | um |
| RV-En.3               | 当RDL是RV上层金属层时，RV必须被RDL完全覆盖                                       | --- | ---  | --- |    |
| RV-En.4               | RV到RDL围封边缘的距离                                                    | D   | ≥    | 1.5 | um |
| RV-R.1                | 除了预留区域外，建议尽可能使用更多的RV。DRC会标记单个RV                                  |     |      |     |    |
| RV-R.2 <sup>[N]</sup> | RV不能用于导线连接。它只在必要时用于具有测试目的的PAD设计中                                 |     |      |     |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 84 ,117 |

3.3.37 CB


| 规则序号                  | 描述                                           | 标签 | 运算符号 | 规则值 | 单位 |
|-----------------------|----------------------------------------------|----|------|-----|----|
| CB-W.1                | CB的宽度                                        | A  | ≥    | 3   | um |
| CB-S.1                | CB之间的距离                                      | B  | ≥    | 5   | um |
| CB-En.1               | CB必须被顶层金属(T2M2 or T4M2 or T8M2)和ALPAD完全包围    |    |      |     |    |
| CB-En.2               | CB到顶层金属(T2M2 or T4M2 or T8M2)和ALPAD围封边缘的最小距离 | C  | ≥    | 1.5 | um |
| CB-R.1 <sup>[N]</sup> | CB不能用于导线连接，它只在必要时用于具有测试目的的PAD设计中             |    |      |     |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 85 ,117 |

3.3.38 RDL (Re-Distribution layer)


| 规则序号                   | 描述                                           | 标签 | 运算符    | 规则值 | 单位 |
|------------------------|----------------------------------------------|----|--------|-----|----|
| RDL-W.1                | RDL的宽度                                       | A  | $\geq$ | 3   | um |
|                        |                                              | A1 | $\leq$ | 35  | um |
| RDL-S.1                | 两个RDL或ALPAD间的距离                              | B  | $\geq$ | 2   | um |
| RDL-S.2                | 当一个或两个RDL 、ALPAD的宽度和长度>10um时，两个RDL或ALPAD)的距离 | B1 | $\geq$ | 3   | um |
| RDL-S.3                | 当一个或两个RDL、ALPAD的宽度或长度>35um时，两个RDL或ALPAD间的距离  | B2 | $\geq$ | 5   | um |
| RDL-En.1               | ALPAD必须完全包围COVER                             |    |        |     |    |
| RDL-En.2               | ALPAD必须完全包围CB                                |    |        |     |    |
| RDL-R.1 <sup>[N]</sup> | RDL不能用于导线连接，它只在必要时用于具有测试目的的PAD设计中            |    |        |     |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 86 /117 |

3.3.39 Cover

| 规则序号                     | 描述                                  | 标签 | 运算符号 | 规则值 | 单位 |
|--------------------------|-------------------------------------|----|------|-----|----|
| COVER-W.1                | Cover的宽度                            | A  | ≥    | 40  | um |
| COVER-L.1                | Cover的长度                            | A1 | ≥    | 65  | um |
| COVER-S.1                | Cover的间距                            | B  | ≥    | 5   | um |
| COVER-S.2                | 金属pad和金属线之间的距离                      | C  | ≥    | 2.5 | um |
| COVER-En.1               | COVER到ALPAD围封边缘的距离                  | D  | ≥    | 1.5 | um |
| COVER-R.1 <sup>[N]</sup> | COVER不能用于导线连接，它只在必要时用于具有测试目的的PAD设计中 |    |      |     |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 87 ,117 |


3.3.40 CHIPEDGE

| 规则序号                        | 描述                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 | 标签 | 运算符号 | 规则值  | 单位 |
|-----------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----|------|------|----|
| CHIPEDGE-En.1               | 除SRINGBLK (354;12), SRBLK(352;12)外, CHIPEDGE必须包含所有布局图案, 且当添加密封圈时, 所有布局图案都要包含密封圈设计。<br><br>此规则检查DNW, ACT, NW1, PSUB, ULLD, NVT3, PVT3, NVT1, PVT1, TGOX, DGOX, POLY, NP, PP, SAB, CT, MET1, VIA <sub>n</sub> , MET <sub>n</sub> , T2V1, T2M1, T2V2, T2M2, T4V1, T4M1, T4V2, T4M2, T8V1, T8M1, T8V2, T8M2, CB, RV, RDL, ALPAD, COVER, ACT <sub>dm</sub> , POLY <sub>dm</sub> , MET1 <sub>dm</sub> , MET <sub>ndm</sub> , T2M1 <sub>dm</sub> , T2M2 <sub>dm</sub> , T4M1 <sub>dm</sub> , T4M2 <sub>dm</sub> , T8M1 <sub>dm</sub> , T8M2 <sub>dm</sub> |    | ≥    | 0.37 | um |
| CHIPEDGE-En.2               | CHIPEDGE到DNW围封边缘的距离                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |    | ≥    | 6    | um |
| CHIPEDGE-En.3               | 当设计人员添加密封圈时, CHIPEDGE到密封圈外圈围封边缘的距离                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |    | ≥    | 1.5  | um |
| CHIPEDGE-R.1 <sup>[N]</sup> | 当设计人员添加密封圈时, CHIPEDGE层尺寸应与密封圈窗口完全一致                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |    |      |      |    |
| CHIPEDGE-R.3                | CHIPEDGE层尺寸应该与下线信息文件中的芯片窗口尺寸完全相同                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |    |      |      |    |
| CHIPEDGE-R.4 <sup>[N]</sup> | 本节中的CHIPEDGE设计规则用于芯片级设计检查, 该设计可关闭IP的DRC检查                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          |    |      |      |    |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 88 /117 |

3.3.41 DEUPAD


| 规则序号       | 描述                                                                         | 标签 | 运算符号 | 规则值 | 单位 |
|------------|----------------------------------------------------------------------------|----|------|-----|----|
|            | DEUPAD(381;12)是压焊凸点垫标记层                                                    |    |      |     |    |
| DEUPAD-R.2 | DEUPAD必须完全包围COVER                                                          |    |      |     |    |
| DEUPAD-R.3 | DEUPAD区域需要两层顶层金属层(顶层金属和顶层金属正下方的金属)，这两层金属层设计必须是坚固的                          |    |      |     |    |
| DEUPAD-R.4 | 器件真值表中列出的器件必须位于顶部金属-1层下方（顶部金属正下方的金属）                                       |    |      |     |    |
| DEUPAD-R.5 | ALPADres MOMLVSI(323;12), INDALL(302;12),（顶部金属或顶部金属正下方的金属）电阻器必须在DEUPAD区域之外 |    |      |     |    |
| DEUPAD-R.6 | 紧挨在顶部通孔下方的通孔必须在DEUPAD区域之外                                                  |    |      |     |    |
| DEUPAD-R.7 | DEUPAD区域必须有顶部通孔阵列（顶部金属和顶部金属下层金属）<br>距离在0.51um以内的两个通孔被认为在同一个阵列中             |    |      |     |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 89 /117 |

3.3.42 Metal slot

| 规则序号                  | 描述                   | 标签 | 运算符号 | 规则值  | 单位 |
|-----------------------|----------------------|----|------|------|----|
| SL-W.1                | Metal slot宽度         | A  | ≥    | 2    | um |
| SL-L.1                | Metal slot长度         | A1 | ≥    | 4.5  | um |
| SL-S.1                | Metal slot的间距        | B  | ≥    | 3    | um |
| SL-R.1                | 顶部Metal slot不允许和CB重叠 |    |      |      |    |
| SL-R.2 <sup>[N]</sup> | 金属层连续堆叠时，金属条的最小位移    | C  | ≥    | 0.25 | um |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 90 ,117 |

3.3.43 Dummy rules

3.3.43.1 指南

本章提供65nm和55nm工艺的Dummy填充指南，建议使用Fab的Dummy自动填充平台。

建议在P&R阶段使用带有ACT/POLY的填充单元来填充基于标准单元的区块中的空白区域。目前Fab的Dummy自动填充平台很难将Dummy图案插入标准单元放置区域。为了更好地控制过程，建议用ACT和POLY创建填充单元作为ACT/POLY Dummy填充。(请遵循ACT/POLY相关设计规则，并使用ACT/POLY的GDS层)。

由于工艺要求，仅在局部密度违例区块上执行该平台是危险的。即使原始布局符合全局或局部密度规则，也必须全局均匀地填充Dummy。

请正确使用Dummy block层。这些层直接指导Fab的Dummy自动填充平台，以阻止被它们覆盖的区域进行Dummy填充操作。然后建议在Dummy层覆盖的区域内手动均匀地添加相关Dummy图案，以获得更好的工艺窗口和电性能。

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 91 ,117 |

Fab Dummy Block CAD Layer

| 层名称    | 层目的        | GDS 序号 | 作用               |
|--------|------------|--------|------------------|
| ACT    | dummyblock | 2;3    | 仅用于排除ACT dummy   |
| POLY   | dummyblock | 41;3   | 仅用于排除POLY dummy  |
| MET1   | dummyblock | 81;3   | 仅用于排除MET1 dummy  |
| MET2   | dummyblock | 82;3   | 仅用于排除MET2 dummy  |
| MET3   | dummyblock | 83;3   | 仅用于排除 MET3 dummy |
| MET4   | dummyblock | 84;3   | 仅用于排除 MET4 dummy |
| MET5   | dummyblock | 85;3   | 仅用于排除 MET5 dummy |
| MET6   | dummyblock | 86;3   | 仅用于排除 MET6 dummy |
| MET7   | dummyblock | 87;3   | 仅用于排除 MET7 dummy |
| MET8   | dummyblock | 88;3   | 仅用于排除 MET8 dummy |
| T2M1   | dummyblock | 100;3  | 仅用于排除 T2M1 dummy |
| T2M2   | dummyblock | 101;3  | 仅用于排除 T2M2 dummy |
| T4M1   | dummyblock | 102;3  | 仅用于排除 T4M1 dummy |
| T4M2   | dummyblock | 103;3  | 仅用于排除 T4M2 dummy |
| T8M1   | dummyblock | 104;3  | 仅用于排除 T8M1 dummy |
| T8M2   | dummyblock | 105;3  | 仅用于排除 T8M2 dummy |
| DMYBLK | marking    | 359;12 | 排除所有层的dummy图案    |

建议确保‘ACT.dumb’，‘PO.dumb’和金属Dummy block层的绘制覆盖以下区域：

- 用于高频信号的Pad区域；
- SRAM 敏感功能区块。

模拟/射频电路（DAC/ADC，PLL，Inductor，MIM/MOM）等。在使用自己的Dummy填充规则之前，请先咨询Fab。

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 92 ,117 |

### 3.3.43.1 Dummy ACT 填充和检查规则

a) Dummy ACT层序号: (2;2)

b) Dummy ACT只能设计为三种固定形状，其尺寸和间距如下:

| 规则序号              | 描述                                 | 标签 | 运算符号 | 规则值                             | 单位 |
|-------------------|------------------------------------|----|------|---------------------------------|----|
| <b>ACTdm. W.1</b> | ACTdm尺寸                            | A  | =    | 3*3,<br>1*1,<br>0.467*<br>0.467 | um |
| <b>ACTdm-S.1</b>  | 当ACTdm大小为3um*3um时，ACTdm的间距         | B  | ≥    | 2                               | um |
| <b>ACTdm-S.2</b>  | 当ACTdm大小为1um*1um时，ACTdm的间距         | C  | ≥    | 0.6                             | um |
| <b>ACTdm-S.3</b>  | 当ACTdm大小为0.467um*0.467um时，ACTdm的间距 | D  | ≥    | 0.28                            | um |
| <b>ACTdm-S.4</b>  | ACTdm和ACT之间的距离，ACTdm不能与ACT交叠       | E  | ≥    | 1.6                             | um |
| <b>ACTdm-S.5</b>  | ACTdm和POLY之间的距离，ACTdm不能与POLY交叠     | F  | ≥    | 1.6                             | um |
| <b>ACTdm-S.6</b>  | ACTdm和NW1 (边界)之间的距离                | G  | ≥    | 0.3                             | um |
| <b>ACTdm-S.7</b>  | ACTdm和EFUSEALL之间的距离                | H  | ≥    | 2                               | um |
| <b>ACTdm-S.8</b>  | ACTdm和NW1.res之间的距离                 | I  | ≥    | 0.6                             | um |
| <b>ACTdm-S.9</b>  | ACTdm和LOGO之间的距离                    | J  | ≥    | 0.1                             | um |
| <b>ACTdm-S.10</b> | ACTdm和INDALL之间的距离                  | K  | ≥    | 2                               | um |
| <b>ACTdm-S.11</b> | ACTdm和CHIPBLK之间的距离                 | L  | ≥    | 0.6                             | um |
| <b>ACTdm-S.12</b> | ACTdm和ACTdmb之间的距离                  | M  | ≥    | 2                               | um |
| <b>ACTdm-S.13</b> | ACTdm和DMYBLK之间的距离                  | N  | ≥    | 2                               | um |
| <b>ACTdm. R.1</b> | ACTdm不能与CT交叠                       |    |      |                                 |    |

- 当修改以下布局的任何图层时，请仔细评估对ACT Mask的影响。
- POLY/dummy\_POLY
- NW1/NW1.res/EFUSEALL/LOGO/INDALL/ACTdmb/DMYBLK
- 芯片边界(由'CHIPBLK'层定义)

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 93 /117 |

### 3.3.43.3 Dummy POLY 填充和检查规则

a) Dummy POLY层序号: (41;2)

b) Dummy POLY只能设计为三种固定形状，其尺寸和间距如下:

| 规则序号               | 描述                                   | 标签 | 运算符号 | 规则值                                   | 单位 |
|--------------------|--------------------------------------|----|------|---------------------------------------|----|
| <b>POLYdm-W.1</b>  | POLYdm尺寸                             | A  | =    | 2.4*2.4,<br>0.92*0.92,<br>0.381*0.381 | um |
| <b>POLYdm-S.1</b>  | 当POLYdm大小为2.4um*2.4um时，POLYdm的间距     | B  | ≥    | 2.6                                   | um |
| <b>POLYdm-S.2</b>  | 当POLYdm大小为0.92um*0.92um时，POLYdm的间距   | C  | ≥    | 0.68                                  | um |
| <b>POLYdm-S.3</b>  | 当POLYdm大小为0.381um*0.381um时，POLYdm的间距 | D  | ≥    | 0.36                                  | um |
| <b>POLYdm-S.4</b>  | POLYdm和ACT之间的距离，POLYdm不能与ACT交叠       | E  | ≥    | 0.8                                   | um |
| <b>POLYdm-S.5</b>  | POLYdm和POLY之间的距离，POLYdm不能与POLY交叠     | F  | ≥    | 0.8                                   | um |
| <b>POLYdm-S.6</b>  | POLYdm和NW1(边界)之间的距离                  | G  | ≥    | 0.3                                   | um |
| <b>POLYdm-S.7</b>  | POLYdm和NW1res之间的距离                   | H  | ≥    | 0.6                                   | um |
| <b>POLYdm-S.8</b>  | POLYdm和LOGO之间的距离                     | I  | ≥    | 0.1                                   | um |
| <b>POLYdm-S.9</b>  | POLYdm和INDALL之间的距离                   | J  | ≥    | 2                                     | um |
| <b>POLYdm-S.10</b> | POLYdm和CHIPBLK之间的距离                  | K  | ≥    | 0.6                                   | um |
| <b>POLYdm-S.11</b> | POLYdm和POLYdmb之间的距离                  | L  | ≥    | 2                                     | um |
| <b>POLYdm-S.12</b> | POLYdm和DMYBLK之间的距离                   | M  | ≥    | 2                                     | um |
| <b>POLYdm-R.1</b>  | POLYdm不能与CT交叠                        |    |      |                                       |    |

- 当修改以下布局的任何图层时，请仔细评估对Poly Mask的影响。
- ACT/ACTdmb/NW1/NW1.res/LOGO/INDALL/POLYdmb/DMYBLK
- 芯片边界(由'CHIPBLK'层定义)

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 94 /117 |

### 3.3.43.4 Dummy METn 填充和检查规则

a) Dummy METn layer 定义:

MET1 dummy layer number: (81; 2);

MET2 dummy layer number: (82; 2);

MET3 dummy layer number: (83; 2);

MET4 dummy layer number: (84; 2);

MET5 dummy layer number: (85; 2);

MET6 dummy layer number: (86; 2);

MET7 dummy layer number: (87; 2);

MET8 dummy layer number: (88; 2);

b) Dummy METn(n=1~3)只能设计为三种固定形状，其尺寸和间距如下:

| 规则序号                            | 描述                                        | 标签 | 运算符号 | 规则值                 | 单位 |
|---------------------------------|-------------------------------------------|----|------|---------------------|----|
| <b>METndm-W.1</b>               | METndm尺寸                                  | A  | =    | 2*2, 1*1, 0.22*0.89 | um |
| <b>METndm-S.1</b>               | 当METndm大小为2um*2um时，METndm的间距              | B  | ≥    | 0.8                 | um |
| <b>METndm-S.2</b>               | 当METndm大小为2um*2um时，METndm和METn的距离         | C  | ≥    | 10                  | um |
| <b>METndm-S.3</b>               | 当METndm大小为1um*1um时，METndm的间距              | D  | ≥    | 0.3                 | um |
| <b>METndm-S.4</b>               | 当METndm大小为1um*1um时，METndm和METn的距离         | E  | ≥    | 3                   | um |
| <b>METndm-S.5</b>               | 当METndm大小为0.22um*0.89um时，METndm的间距        | F  | ≥    | 0.25                | um |
| <b>METndm-S.6</b>               | 当METndm大小为0.22um*0.89um时，METndm和METn的距离   | G  | ≥    | 0.3                 | um |
| <b>METndm-S.7</b>               | METndm和宽的金属（宽度>1.5 um且平行交叠长度>1.5 um）之间的距离 | H  | ≥    | 0.6                 | um |
| <b>METndm-S.8</b>               | METndm和45度METn之间的距离                       | I  | ≥    | 0.4                 | um |
| <b>METndm-S.9</b>               | METndm和FUSEALL (fuse) 之间的距离               | J  | ≥    | 3                   | um |
| <b>METndm-S.10</b>              | METndm和BMIM (MIM) 之间的距离                   | K  | ≥    | 2                   | um |
| <b>METndm-S.11</b>              | METndm和LOGO之间的距离                          | L  | ≥    | 0.1                 | um |
| <b>METndm-S.12</b>              | METndm和INDALL之间的距离                        | M  | ≥    | 3                   | um |
| <b>METndm-S.13</b>              | METndm和CHIPBLK（芯片边缘）之间的距离                 | N  | ≥    | 2.5                 | um |
| <b>METndm-S.14</b>              | METndm和METndmb之间的距离                       | O  | ≥    | 2                   | um |
| <b>METndm-S.15</b>              | METndm和DMYBLK（所有层的阻挡层）之间的距离               | P  | ≥    | 2                   | um |
| <b>METndm-R.1<sup>[N]</sup></b> | 当METndm尺寸为2um*2um时，METndm的偏移量             |    | ≥    | 0.2                 | um |
| <b>METndm-R.2<sup>[N]</sup></b> | 当METndm尺寸为1um*1um时，METndm的偏移量             |    | ≥    | 0.075               | um |
| <b>METndm-R.3<sup>[N]</sup></b> | 当METndm大小为0.22um*0.89um时，METndm的偏移量       |    | ≥    | 0.07                | um |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 95 /117 |

### 3.3.43.5 Dummy T2Mn 填充和检查规则

a) Dummy T2Mn layer 定义:

T2M1 dummy layer number: (100; 2);

T2M2 dummy layer number: (101; 2);

b) Dummy T2Mn (n=1,2)只能设计为三种固定形状, 其尺寸和间距如下:

| 规则序号                             | 描述                                       | 标签 | 运算符号 | 规则值               | 单位 |
|----------------------------------|------------------------------------------|----|------|-------------------|----|
| <b>T2Mndm-W.1</b>                | T2Mndm尺寸                                 | A  | =    | 2*2, 1*1, 0.6*1.2 | um |
| <b>T2Mndm-S.1</b>                | 当T2Mndm大小为2um*2um时, T2Mndm的间距            | B  | ≥    | 0.8               | um |
| <b>T2Mndm-S.2</b>                | 当T2Mndm大小为2um*2um时, T2Mndm和T2Mn之间的距离     | C  | ≥    | 10                | um |
| <b>T2Mndm-S.3</b>                | 当T2Mndm大小为1m*1m时, T2Mndm的间距              | D  | ≥    | 0.4               | um |
| <b>T2Mndm-S.4</b>                | 当T2Mndm大小为1m*1m时, T2Mndm和T2Mn之间的距离       | E  | ≥    | 0.6               | um |
| <b>T2Mndm-S.5</b>                | 当T2Mndm大小为0.6um*1.2um时, T2Mndm的间距        | F  | ≥    | 0.4               | um |
| <b>T2Mndm-S.6</b>                | 当T2Mndm大小为0.6um*1.2um时, T2Mndm和T2Mn之间的距离 | G  | ≥    | 0.6               | um |
| <b>T2Mndm-S.7</b>                | T2Mndm和宽的金属(宽度>1.5um且并行走线长度>1.5 um)之间的距离 | H  | ≥    | 0.6               | um |
| <b>T2Mndm-S.8</b>                | T2Mndm和45度T2Mn之间的距离                      | I  | ≥    | 0.4               | um |
| <b>T2Mndm-S.9</b>                | T2Mndm和FUSEALL (fuse)之间的距离               | J  | ≥    | 3                 | um |
| <b>T2Mndm-S.10</b>               | T2Mndm和BMIM (MIM)之间的距离                   | K  | ≥    | 2                 | um |
| <b>T2Mndm-S.11</b>               | T2Mndm和LOGO之间的距离                         | L  | ≥    | 0.1               | um |
| <b>T2Mndm-S.12</b>               | T2Mndm和INDALL之间的距离                       | M  | ≥    | 3                 | um |
| <b>T2Mndm-S.13</b>               | T2Mndm和CHIPBLK(芯片边缘)之间的距离                | N  | ≥    | 2.5               | um |
| <b>T2Mndm-S.14</b>               | T2Mndm和T2Mndmb之间的距离                      | O  | ≥    | 2                 | um |
| <b>T2Mndm-S.15</b>               | T2Mndm和DMYBLK(所有层的遮挡标记)之间的距离             | P  | ≥    | 2                 | um |
| <b>T2Mndm. R.1<sup>[N]</sup></b> | 当T2Mndm大小为2um*2um时, T2Mndm的偏移量           |    | ≥    | 0.6               | um |
| <b>T2Mndm. R.2<sup>[N]</sup></b> | 当T2Mndm大小为1um*1um时, T2Mndm的偏移量           |    | ≥    | 0.6               | um |
| <b>T2Mndm. R.3<sup>[N]</sup></b> | 当T2Mndm大小为0.6um*1.2um时, T2Mndm的偏移量       |    | ≥    | 0.6               | um |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 96 ,117 |

### 3.3.43.6 Dummy T4Mn 填充和检查规则

a) Dummy T4Mn layer定义:

T4M1 dummy layer number: (102; 2);

T4M2 dummy layer number: (103; 2);

b) Dummy T4Mn (n=1,2)只能设计为三种固定形状, 其尺寸和间距如下:

| 规则序号                             | 描述                                       | 标签 | 运算符号 | 规则值                  | 单位 |
|----------------------------------|------------------------------------------|----|------|----------------------|----|
| <b>T4Mndm-W.1</b>                | T4Mndm尺寸                                 | A  | =    | 2*2, 1*1,<br>0.6*1.2 | um |
| <b>T4Mndm-S.1</b>                | 当T4Mndm大小为2um*2um时, T4Mndm的间距            | B  | ≥    | 0.8                  | um |
| <b>T4Mndm-S.2</b>                | 当T4Mndm大小为2um*2um时, T4Mndm和T4Mn之间的距离     | C  | ≥    | 10                   | um |
| <b>T4Mndm-S.3</b>                | 当T4Mndm大小为1um*1um时, T4Mndm的间距            | D  | ≥    | 0.4                  | um |
| <b>T4Mndm-S.4</b>                | 当T4Mndm大小为1um*1um时, T4Mndm和T4Mn之间的距离     | E  | ≥    | 0.6                  | um |
| <b>T4Mndm-S.5</b>                | 当T4Mndm大小为0.6um*1.2um时, T4Mndm的间距        | F  | ≥    | 0.4                  | um |
| <b>T4Mndm-S.6</b>                | 当T4Mndm大小为0.6um*1.2um时, T4Mndm和T4Mn之间的距离 | G  | ≥    | 0.6                  | um |
| <b>T4Mndm-S.7</b>                | T4Mndm和宽的金属(宽度>1.5um且并行走线长度>1.5um)之间的距离  | H  | ≥    | 0.6                  | um |
| <b>T4Mndm-S.9</b>                | T4Mndm和FUSEALL(fuse)之间的距离                | I  | ≥    | 3                    | um |
| <b>T4Mndm-S.10</b>               | T4Mndm和BMIM(MIM)之间的距离                    | J  | ≥    | 2                    | um |
| <b>T4Mndm-S.11</b>               | T4Mndm和LOGO之间的距离                         | K  | ≥    | 0.1                  | um |
| <b>T4Mndm-S.12</b>               | T4Mndm和INDALL之间的距离                       | L  | ≥    | 3                    | um |
| <b>T4Mndm-S.13</b>               | T4Mndm和CHIPBLK(芯片边缘)之间的距离                | M  | ≥    | 2.5                  | um |
| <b>T4Mndm-S.14</b>               | T4Mndm和T4Mndmb之间的距离                      | N  | ≥    | 2                    | um |
| <b>T4Mndm-S.15</b>               | T4Mndm和DMYBLK(所有层的遮挡标记)之间的距离             | O  | ≥    | 2                    | um |
| <b>T4Mndm. R.2<sup>[N]</sup></b> | 当T4Mndm大小为2um*2um时, T4Mndm的偏移量           |    | ≥    | 0.6                  | um |
| <b>T4Mndm. R.3<sup>[N]</sup></b> | 当T4Mndm大小为1um*1um时, T4Mndm的偏移量           |    | ≥    | 0.6                  | um |
| <b>T4Mndm. R.4<sup>[N]</sup></b> | 当T4Mndm大小为0.6um*1.2um时, T4Mndm的偏移量       |    | ≥    | 0.6                  | um |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 97 ,117 |

3.3.43.7 Dummy T8Mn 填充和检查规则

- a) Dummy T8Mn layer定义:
- T8M1 dummy layer number: (104; 2);
- T8M2 dummy layer number: (105; 2);
- b) Dummy T8Mn(n=1~3)只能设计为一种固定形状，其尺寸和间距如下:


| 规则序号                       | 描述                           | 标签 | 运算符号 | 规则值     | 单位 |
|----------------------------|------------------------------|----|------|---------|----|
| T8Mndm-W.1                 | T8Mndm尺寸                     | A  | =    | 2.8*2.8 | um |
| T8Mndm-S.1                 | T8Mndm的间距                    | B  | ≥    | 2.8     | um |
| T8Mndm-S.2                 | T8Mndm和T8Mn之间的距离             | C  | ≥    | 2.8     | um |
| T8Mndm-S.9                 | T8Mndm和FUSEALL（fuse）之间的距离    | J  | ≥    | 3       | um |
| T8Mndm-S.10                | T8Mndm和BMIM（MIM）之间的距离        | K  | ≥    | 2       | um |
| T8Mndm-S.11                | T8Mndm和LOGO之间的距离             | L  | ≥    | 0.1     | um |
| T8Mndm-S.12                | T8Mndm和INDALL之间的距离           | M  | ≥    | 3       | um |
| T8Mndm-S.13                | T8Mndm和CHIPBLK（芯片边缘）之间的距离    | N  | ≥    | 2.5     | um |
| T8Mndm-S.14                | T8Mndm和T8Mndmb之间的距离          | O  | ≥    | 2       | um |
| T8Mndm-S.15                | T8Mndm和DMYBLK（所有层的遮挡标记）之间的距离 | P  | ≥    | 2       | um |
| T8Mndm. R.2 <sup>[N]</sup> | T8Mndm的偏移量                   |    | ≥    | 0.6     | um |

|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 98 /117 |

### 3.3.44 MOM

MOMLVS (323;12) 是MOM区域的标记层，包括电容器和终端区域。METnmom(81;10 ~ 88;10)是识别MOM区域的标记层，仅包围手指形状的区域。

| 规则序号    | 描述                                                                                                                                                                                                                                       | 标签 | 运算符号 | 规则值  | 单位 |
|---------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----|------|------|----|
| MOM-S.1 | MOM金属与MOMLVS外VIA <sub>n</sub> /VIA <sub>n-1</sub> 之间的距离(323;12)，其中VIA <sub>n-1</sub> 是MET <sub>n</sub> 下方的通孔，VIA <sub>n</sub> 是MET <sub>n</sub> 上方的通孔，VIA <sub>n</sub> 可以是内通孔或上通孔。MOM的金属定义为 ((MET <sub>n</sub> and METnmom) and MOMLVS)) | A  | ≥    | 0.11 | um |
| MOM-R.1 | 在MET <sub>n</sub> MOM区域内不允许有VIA <sub>n</sub> /VIA <sub>n-1</sub> ，其中VIA <sub>n-1</sub> 是M <sub>n</sub> 下面的通孔，VIA <sub>n</sub> 是M <sub>n</sub> 上面的通孔，VIA <sub>n</sub> 可以是内通孔或上通孔                                                          | B  |      |      |    |
| MOM-R.2 | MOMLVS(323;12)和METnmom层是MOM器件的必备层                                                                                                                                                                                                        |    |      |      |    |



|              |           |                                    |             |
|--------------|-----------|------------------------------------|-------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |             |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 99 ,117 |


3.3.45 EFUSE

所有fuse组件必须被FUSEALL(292;12)全部覆盖。

E-fuse元件被EEFUSEALL(293;12)覆盖， E-fuse组分被EEFUSEALL(293;12)覆盖。

E-fuse功能区域用POEFUSEBLK(294;12)标记。

| 规则序号     | 描述                                                             | 标签 | 运算符号 | 规则值 | 单位 |
|----------|----------------------------------------------------------------|----|------|-----|----|
| EFUSE-1a | FUSEALL(292;12) 必须完全围封所有 fuse 组件， 包括 EFUSEALL(293;12)区域、程序晶体管等 |    |      |     |    |
| EFUSE-1b | FUSEALL(292;12)必须与EFUSEALL(293;12)区域相交叠                        |    |      |     |    |
| EFUSE-1c | FUSEALL(292;12)必须完全覆盖EFUSEALL(293;12)区域                        |    |      |     |    |
| EFUSE-2a | EFUSEALL(293;12)必须完全围封整个 fuse 元件和Dummy区域                       |    |      |     |    |
| EFUSE-2b | EFUSEALL(293;12)必须与POEFUSEBLK(294;12)交叠                        |    |      |     |    |
| EFUSE-2c | EFUSEALL(293;12)必须完全覆盖POEFUSEBLK(294;12)                       |    |      |     |    |
| EFUSE-3  | POEFUSEBLK(294;12)和POLY区域就是EFUSE功能区域                           |    |      |     |    |



ACT

POLY

CT

FUSEALL  
(292;12)

EFUSEALL  
(293;12)

POEFUSEBLK  
(294;12)

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 100 /117 |

3.3.46 Seal Ring 布局规则


3.3.46.1 简介

在划片和封装过程中，需要在芯片周围布置合适的密封圈，以防止裂纹的风险。密封圈布局设计请遵循以下准则，每个 die 角度设计需要 45 度弯曲，以消除应力。

Fab 要求在晶圆片上放置的每个电路都必须有一个密封圈包围。密封圈数据宽度为 10um，由以下绘图层组成: ACT (2;1), PP (53;1), CT (72;1), MET1 (811;1), VIAN (91;1~97;1), VIAN.bar (91;7~97;7), METn (81;1~88;1), T2V1 (110;1), T2V1.bar (110;7), T2M1 (100;1), T4V2 (113;1), T4V2.bar (113;7), T4M2 (103;1), T8V1 (114;1), T8M1 (104;1), RV (120;1), RDL (123;1), SRINGBLK(354;12)。最终结构如下图所示。组件隔离宽度建议为 10um。


定义布局边界，需要一个正方形层，frame(183;4)。

3.3.46.2 Seal Ring 截面图



|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 101 /117 |

### 3.3.46.3 Seal Ring 的俯视图



|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 102 /117 |

### 3.3.46.5 Seal Ring 规则表

| 规则序号   | 描述                                              | 标签 | 运算符号 | 规则值   | 单位 |
|--------|-------------------------------------------------|----|------|-------|----|
| SR.1   | Seal Ring宽度                                     | A  | =    | 10    | um |
| SR.2   | 组装隔离宽度                                          | B  | =    | 10    | um |
| SR.3   | 外密封圈金属与窗口边缘之间的距离                                | C  | =    | 2     | um |
| SR.4   | 内外密封圈之间的金属距离                                    | D  | =    | 2     | um |
| SR.5   | 外密封圈金属宽度                                        | E  | =    | 2     | um |
| SR.6   | 内密封圈金属宽度                                        | F  | =    | 4     | um |
| SR.7   | RDL到窗口边缘的距离                                     | G  | =    | 4.5   | um |
| SR.8   | 密封圈的RDL宽度                                       | H  | =    | 5.5   | um |
| SR.9   | RV (Passivation1)条到窗口边缘的距离                      | I  | =    | 6.5   | um |
| SR.10  | RV (Passivation1)条的宽度                           | J  | =    | 3     | um |
| SR.11a | 条形CT宽度                                          | M  | =    | 0.09  | um |
| SR.11b | 条形VIA <sub>n</sub> 宽度                           | M  | =    | 0.09  | um |
| SR.11c | T2V <sub>n</sub> 宽度                             | M  | =    | 0.2   | um |
| SR.11d | T4V <sub>n</sub> 宽度                             | M  | =    | 0.36  | um |
| SR.12e | T8V <sub>n</sub> 宽度                             | M  | =    | 0.36  | um |
| SR.13a | 正方形CT的宽度和长度                                     | N  | =    | 0.09  | um |
| SR.13b | 正方形VIA <sub>n</sub> 宽度和长度                       | N  | =    | 0.09  | um |
| SR.13c | 正方形VIA <sub>n+1</sub> 宽度和长度                     | N  | =    | 0.09  | um |
| SR.13d | 正方形T2V <sub>n</sub> 宽度和长度                       | N  | =    | 0.2   | um |
| SR.13e | 正方形T4V <sub>n</sub> 宽度和长度                       | N  | =    | 0.36  | um |
| SR.13f | 正方形T8V <sub>n</sub> 宽度和长度                       | N  | =    | 0.36  | um |
| SR.14a | 条形CT到Metal围封边缘的距离                               | O  | ≥    | 0.375 | um |
| SR.14b | 条形VIA <sub>n</sub> 到Metal围封边缘的距离                | O  | ≥    | 0.375 | um |
| SR.14c | 条形VIA <sub>n+1</sub> 到Metal围封边缘的距离              | O  | ≥    | 0.5   | um |
| SR.14d | 条形T2V <sub>n</sub> 到Metal围封边缘的距离                | O  | ≥    | 0.52  | um |
| SR.14e | 条形T4V <sub>n</sub> 到Metal围封边缘的距离                | O  | ≥    | 0.44  | um |
| SR.14f | 条形T8V <sub>n</sub> 到Metal围封边缘的距离                | O  | ≥    | 0.44  | um |
| SR.15a | 正方形CT到外密封圈金属围封边缘的距离                             | P  | ≥    | 0.405 | um |
| SR.15b | 正方形VIA <sub>n</sub> 到外密封圈金属围封边缘的距离              | P  | ≥    | 0.405 | um |
| SR.15c | 正方形VIA <sub>n+1</sub> 到外密封圈金属围封边缘的距离            | P  | ≥    | 0.405 | um |
| SR.15d | 正方形T2V <sub>n</sub> 到外密封圈金属围封边缘的距离              | P  | ≥    | 0.48  | um |
| SR.15e | 正方形T4V <sub>n</sub> 到外密封圈金属围封边缘的距离              | P  | ≥    | 0.24  | um |
| SR.15f | 正方形T8V <sub>n</sub> 到外密封圈金属围封边缘的距离              | P  | ≥    | 0.24  | um |
| SR.16a | 正方形CT到条形CT的距离                                   | Q  | ≥    | 0.74  | um |
| SR.16b | 正方形VIA <sub>n</sub> 到条形VIA <sub>n</sub> 的距离     | Q  | ≥    | 0.74  | um |
| SR.16c | 正方形VIA <sub>n+1</sub> 到条形VIA <sub>n+1</sub> 的距离 | Q  | ≥    | 0.6   | um |
| SR.16d | 正方形T2V <sub>n</sub> 到条形T2V <sub>n</sub> 的距离     | Q  | ≥    | 0.6   | um |

| 浙江创芯集成电路有限公司          |                                                                           |       | 文件名称:<br>ICsprout_55nm_Design_Rule |       |    |
|-----------------------|---------------------------------------------------------------------------|-------|------------------------------------|-------|----|
| 文件编码:                 | 版本号: V1.1                                                                 | 保密等级: | 页码: 103 /117                       |       |    |
| 规则序号                  | 描述                                                                        | 标签    | 运算符号                               | 规则值   | 单位 |
| SR.16e                | 正方形T4Vn到条形T4Vn的距离                                                         | Q     | $\geq$                             | 0.6   | um |
| SR.16f                | 正方形T8Vn到条形T8Vn的距离                                                         | Q     | $\geq$                             | 0.6   | um |
| SR.17a <sup>[N]</sup> | 垂直于密封环方向的CT距离                                                             | R1    | =                                  | 0.21  | um |
| SR.17b <sup>[N]</sup> | 垂直于密封环方向的VIA <sub>n</sub> 距离                                              | R1    | =                                  | 0.21  | um |
| SR.17c <sup>[N]</sup> | 垂直于密封环方向的VIA <sub>n+1</sub> 距离                                            | R1    | =                                  | 0.21  | um |
| SR.17d <sup>[N]</sup> | 垂直于密封环方向的T2Vn距离                                                           | R1    | =                                  | 0.38  | um |
| SR.17e <sup>[N]</sup> | 垂直于密封环方向的T4Vn距离                                                           | R1    | =                                  | 0.48  | um |
| SR.17f <sup>[N]</sup> | 垂直于密封环方向的T8Vn距离                                                           | R1    | =                                  | 0.48  | um |
| SR.18a <sup>[N]</sup> | 同一列内沿密封圈方向的CT间距                                                           | R2    | =                                  | 0.6   | um |
| SR.18b <sup>[N]</sup> | 同一列内沿密封圈方向的VIA <sub>n</sub> 间距。                                           | R2    | =                                  | 0.6   | um |
| SR.18c <sup>[N]</sup> | 同一列内沿密封圈方向的VIA <sub>n+1</sub> 间距                                          | R2    | =                                  | 0.6   | um |
| SR.18d <sup>[N]</sup> | 同一列内沿密封圈方向的T2Vn间距                                                         | R2    | =                                  | 0.6   | um |
| SR.18e <sup>[N]</sup> | 同一列内沿密封圈方向的T4Vn间距                                                         | R2    | =                                  | 0.6   | um |
| SR.18f <sup>[N]</sup> | 同一列内沿密封圈方向的T8Vn间距                                                         | R2    | =                                  | 0.6   | um |
| SR.19a <sup>[N]</sup> | 相邻列沿密封圈方向的CT间距                                                            | R3    | =                                  | 0.255 | um |
| SR.19b <sup>[N]</sup> | 相邻列沿密封圈方向的VIA <sub>n</sub> 间距                                             | R3    | =                                  | 0.255 | um |
| SR.21c <sup>[N]</sup> | 相邻列沿密封圈方向的VIA <sub>n+1</sub> 间距                                           | R3    | =                                  | 0.255 | um |
| SR.22 <sup>[N]</sup>  | 不建议连续堆叠VIA层，建议沿密封圈方向保持VIA <sub>n</sub> (n=1,3,5)到VIA <sub>n+1</sub> 之间的距离 | R3    | =                                  | 0.255 | um |
| SR.23 <sup>[N]</sup>  | 从窗口边缘到内环开始在拐角处弯曲45度的距离，至少有一边的die尺寸<10mm。注意:除“Cover”层外，所有层应在拐角处弯曲45度       | S     | $\geq$                             | 50    | um |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 104 /117 |

### 3.3.47 Antenna规则

#### 预防无保护ACT

| 规则序号 | 描述                                    | 运算符号   | IO Gate Ratio                  | Core Gate Ratio |
|------|---------------------------------------|--------|--------------------------------|-----------------|
| AR.1 | Poly面积与直接相连的GATE面积的最大比值               | $\leq$ | 250                            | 250             |
| AR.2 | Poly侧墙面积与直接相连的GATE面积的最大比值             | $\leq$ | 500                            | 500             |
| AR.3 | Poly上面的CT接触面积与直接相连的GATE面积的最大比值        | $\leq$ | 10                             | 10              |
| AR.4 | 单层通孔面积与直接相连的GATE面积的最大比值               | $\leq$ | 20                             | 20              |
| AR.5 | 累积金属顶部面积（从MET1到Top-Metal）与GATE面积的最大比值 | $\leq$ | 1000(1.8V IO)<br>5000(3.3V IO) | 5000            |
| AR.6 | 累积通孔面积（从VIA1到Top-Via）与GATE面积的最大比值     | $\leq$ | 50                             | 50              |
| AR.7 | RV/CB面积与直接相连的GATE面积的最大比值              | $\leq$ | 20                             | 200             |
| AR.8 | RDL/ALPAD侧壁面积与直接相连的GATE面积的最大比值        | $\leq$ | 1000                           | 1000            |

#### Prevention with protection ACT


| 规则序号  | 描述                                    | 运算符号   | IO Gate Ratio                                 | Core Gate Ratio |
|-------|---------------------------------------|--------|-----------------------------------------------|-----------------|
| AR.9  | 累积通孔面积（从VIA1到Top-Via）与GATE面积的最大比值     | $\leq$ | 250*(ACT area)+900                            |                 |
| AR.10 | 累积金属顶部面积（从MET1到Top-Metal）与GATE面积的最大比值 | $\leq$ | 500*(ACT area)+43000<br>for cumulative metal  |                 |
|       |                                       | $\leq$ | 8000*(ACT area)+50000<br>for last metal alone |                 |
| AR.11 | RV/CB面积与GATE面积的最大比值                   | $\leq$ | 90*(ACT area)+400                             |                 |
| AR.12 | RDL/ALPAD侧壁面积与GATE面积的最大比值             | $\leq$ | 8000*(ACT area)+30000                         |                 |
| AR.13 | 当使用保护二极管时，单层通孔面积与GATE面积的最大比值          | $\leq$ | 150*(ACT area)+1000                           |                 |

- ACT保护是指二极管、阱连接(well taps)、源极、漏极等。
- 建议所有设备通过金属线把ACT连接到GATE。在不匹配敏感的配置中，GATE应该通过MET1绑定到ACT区域，以防止PID（工艺引起的损伤）。
- 虽然需要一个大面积的ACT，但建议绘制一个具有多个金属接触点的大面积ACT，以避免用金属覆

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 105 /117 |

盖整个二极管区域。

- 建议保持ACT保护面积的总和（所有ACT保护在同一net内）大于0.06 um<sup>2</sup>。它们可以作为防止等离子体充电的有效ACT保护。
- 为了避免antenna ratio与配对设备之间不匹配，金属线应尽可能对称。
- Antenna ratio可以通过以下方法降低：
  - 将节点连接到ACT保护上。
  - 将节点连接到Gate的金属层尽可能是最高顶层金属层。
  - 将节点连接到最低层金属层驱动器的输出端上。
- POLY Antenna ratio
  - Ratio=(APOLY)/(W\*L)
  - APOLY:栅极引出去的整块POLY的有效面积
- CT和Via Antenna ratio
  - Ratio={Total CT(Via)}/(W\*L)
- Metal Antenna ratio
  - Ratio:(A<sub>M1</sub>+.....)/(W\*L)
  - A<sub>Mx</sub>:单层有效金属（x）面积。



- 相关电导体层厚度:

| 类型                                | 厚度(A) |
|-----------------------------------|-------|
| POLY                              | 1000  |
| RDL/ALPAD<br>(with barrier metal) | 14500 |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 106 /117 |

3.3.48 EM规则（电流密度限制）

表3.2.48.1和表3.2.48.2给出了结点温度为110℃时允许的最大直流电流，每个接触孔、金属和通孔的Imax如下

Table 3.2.48.1

| 条目   | 最大直流电流<br>(mA/um) | 温度<br>(℃) |
|------|-------------------|-----------|
| MET1 | 1.5               | 110       |
| METn | 1.7               | 110       |
| T2Mn | 4.5               | 110       |
| T4Mn | 8.1               | 110       |
| T8Mn | 27                | 110       |

Table 3.2.48.2

| 条目                           | 最大直流电流<br>(mA/unit) | 温度<br>(℃) |
|------------------------------|---------------------|-----------|
| CT (0.09*0.09)               | 0.29                | 110       |
| VIA <sub>n</sub> (0.09*0.09) | 0.135               | 110       |
| T2V <sub>n</sub> (0.2*0.2)   | 0.79                | 110       |
| T4V <sub>n</sub> (0.36*0.36) | 3.2                 | 110       |
| T8V <sub>n</sub> (0.36*0.36) | 3.2                 | 110       |

表3.2.48.3给出了110℃结点温度下的最大允许直流电流，堆栈接触孔/通孔的Imax。对于叠层孔的EM规则，以Imax最小的孔层的值为准，如下表所示。

Table 3.2.48.3

| 条目                                 | 最大直流电流<br>(mA/stack) | 温度<br>(℃) |
|------------------------------------|----------------------|-----------|
| CT-VIA <sub>n</sub>                | 0.135                | 110       |
| VIA <sub>n</sub> -VIA <sub>n</sub> | 0.135                | 110       |
| VIA <sub>n</sub> -T2V <sub>n</sub> | 0.135                | 110       |
| VIA <sub>n</sub> -T4V <sub>n</sub> | 0.135                | 110       |
| VIA <sub>n</sub> -T8V <sub>n</sub> | 0.135                | 110       |


|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 107 /117 |

### 3.3.49 ESD指南

#### 3.3.49.1 简介


该指南的设计符合 HBM>2KV (JEDEC) ESD 规范。如需更严格的规定，请咨询 ICsprout。此外，ESD 性能受布局样式的影响，这在本指南中无法完全描述。

#### 3.3.49.2 典型的 ESD 网络



#### 3.3.49.3 3.3V I/O ESD 保护电路指南

##### 3.3.49.3.1 ESD 保护电路结构




|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 108 /117 |

3.3.49.3.2 3.3V ESD 器件

Rule for 3.3V ESD NMOS

| 规则序号    | 描述                 | 标签 | 运算符号 | 规则值   | 单位 |
|---------|--------------------|----|------|-------|----|
| ESDN.1  | ACT与源极上CT的最小延伸距离   | G  | ≥    | 0.15  | um |
| ESDN.2  | POLY与源极上CT的最小距离    | F  | ≥    | 0.15  | um |
| ESDN.3  | 3.3V GGNMOS Gate长度 | H  | ≥    | 0.5   | um |
| ESDN.4  | SAB覆盖在漏极上Poly的最小宽度 | B  | ≥    | 0.05  | um |
| ESDN.5  | SAB到漏极上POLY的最小距离   | A  | ≥    | 1.29  | um |
| ESDN.6  | SAB到漏极上CT的最小距离     | E  | ≥    | 0.21  | um |
| ESDN.7  | SAB到ACT的最小距离       | D  | ≥    | 0.21  | um |
| ESDN.8  | SAB覆盖在ACT的最小宽度     | C  | ≥    | 1     | um |
| ESDN.9  | ESD注入到POLY的最小距离    | I  | ≥    | 0.4   | um |
| ESDN.10 | ESD注入到ACT的最小距离     | J  | ≥    | 0.4   | um |
| ESDN.11 | ESD注入不能覆盖POLY      |    |      |       |    |
| ESDN.12 | ESD器件的单条宽度         |    | =    | 30~40 | um |
| ESDN.13 | ESD器件的最小总宽度（建议的）   |    | ≥    | 150   | um |

ESDDMY1




3.3V\_ESD\_NMOS layout structure  
Rule for 3.3V ESD\_PMOS

| 规则序号    | 描述                 | 标签 | 运算符号 | 规则值     | 单位 |
|---------|--------------------|----|------|---------|----|
| ESDP.1  | ACT与源极上CT最小延伸距离    | G  | ≥    | 0.15    | um |
| ESDP.2  | POLY与源极上CT的最小距离    | F  | ≥    | 0.15    | um |
| ESDP.3  | 3.3V GDPMOS Gate长度 | H  | ≥    | 0.4~0.5 | um |
| ESDP.4  | SAB覆盖在漏极上Poly的最小宽度 | B  | ≥    | 0.05    | um |
| ESDP.5  | SAB到漏极上POLY的最小距离   | A  | ≥    | 1.29    | um |
| ESDP.6  | SAB到漏极上CT的最小距离     | E  | ≥    | 0.21    | um |
| ESDP.7  | SAB到ACT的最小距离       | D  | ≥    | 0.21    | um |
| ESDP.8  | SAB覆盖在ACT的最小宽度     | C  | ≥    | 1       | um |
| ESDP.9  | ESD器件的单条宽度         |    | =    | 30~40   | um |
| ESDP.10 | ESD器件的最小总宽度（建议的）   |    | ≥    | 300     | um |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 110 /117 |

ESDDMY1



3.3V\_ESD\_PMOS layout structure

3.3.49.4 General ESD Device Rules Description


- 4.1 ESD 器件的 CD 应参照表 3.3.50.3。
- 4.2 用于 ESD 防护的 NMOS 和 PMOS 应采用指形结构设计，该结构具有独特的手指宽度和布局样式。
- 4.3 应尽可能使用多的接触孔和通孔，确保源极和漏极的接触孔数量相等，且不是交错的。建议采用最小的接触孔间距。
- 4.4 对于 ESD 保护，我们推荐一种普通的 ESD NMOS 结构，其栅极通过 2K $\Omega$  电阻连接到 VSS；以及一种普通的 ESD PMOS 结构，其栅极通过 2K $\Omega$  电阻连接到 VDD。
- 4.5 为了避免寄生双极效应或 ESD 应力下的异常放电路径，建议将 ESD 器件或 I/O 缓冲器边缘的扩散区设置为 Source 或 Bulk，而不是 Drain。
- 4.6 在 ESD 放电路径上的金属线或 POLY 线应遵循 45 度角，而不建议采用尖角。
- 4.7 ESD 保护器件周围应有适当的保护环（NMOS 器件为 PP 保护环，PMOS 器件为 NP 保护环）。所有其他装置应放在保护环的外围。
- 4.8 在直接连接 PAD 的电路中，建议使用 POLY 电阻代替 NW1 电阻。
- 4.9 IO 缓冲器的 VDD/VSS 信号不应直接连接到附近的 VDD/VSS 电源轨上。
- 4.10 从 VDD 或 VSS PAD 到任何 I/O PAD 的电源总线电阻尽可能小，最好不超过 1 欧姆。

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 111 /117 |

4.11 建议不要将电源箝位只保留为一个部件，然后根据芯片平面图的需要将其分开。例如，如果所需的电源箝位总插指宽度为 800um，可以将其分为 400um+400um，一部分可以放置在 VDD PAD 附近，另一部分可以放置在 VSS PAD 附近

### 3.3.49.5 ESD rule

| 规则序号    | 描述       | 标签 | 运算符号 | 规则值  | 单位              |
|---------|----------|----|------|------|-----------------|
| ESD-W.1 | ESD宽度    | A  | ≥    | 0.47 | um              |
| ESD-S.1 | ESD距离    | B  | ≥    | 0.47 | um              |
| ESD-A.1 | ESD面积    | C  | ≥    | 0.6  | um <sup>2</sup> |
| ESD-A.2 | ESD被包围面积 | D  | ≥    | 0.6  | um <sup>2</sup> |



|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 112 /117 |

3.3.50 Latch-Up 预防布局指南

3.3.50.1 Latch up 指南中术语的定义

| 名称            | 定义                                                        |
|---------------|-----------------------------------------------------------|
| I/O pads      | 除Vdd pad和Vss pad外的Pads                                    |
| Power Pads    | Vdd pad， Vss pad                                          |
| Guard-ring    | 用尽可能多的CT完成完整的环形ACT和MET1， 连接到Vdd或Vss                       |
| PP Guard-ring | 用尽可能多的CT完成完整的环型(PP和ACT)和MET1， 连接到Vss                      |
| NP Guard-ring | 用尽可能多的CT完成完整的环型(NP和ACT)和MET1， 连接到Vss                      |
| ACT injector  | 任何直接连接到I/O pad的ACT， 例如MOS， 二极管， ACT电阻和直接连接到I/O pad的well电阻 |
| PP injector   | ((PP and ACT) not POLY))直接连接到I/O pad                      |
| NP injector   | ((NP and ACT) not POLY))直接连接到I/O pad                      |

3.3.50.2 Latch up 标记层的定义

LATCHUP (316;12) 是设计人员放弃闩锁规则(LU.1~LU.3)的Dummy层

注:

- 1) DRC不检查被LATCHUP覆盖的区域。
- 2) 如果设计者在未经过封装级闩锁试验的硅验证的情况下绘制该层以免除闩锁规则校核， 则存在风险。
- 3) 这一层的目的是为了DRC， 而不是下线所需的CAD层。
- 4) 设计人员绘制LATCHUP时应遵循以下指导原则。
- 5) 绘制LATCHUP以完全覆盖ACT注入区， 包括源极、 栅极、 漏极、 二极管和电阻， 但不一定覆盖井引脚和保护环。

3.3.50.3 用于 DRC 检查的连接

- 1) 连接由金属, via, RDL, CB, COVER and T8Mn组成。
- 2) 如果在PAD和ACT注入区之间有ACT、 poly和well电阻， 则连接断开。
- 3) Connect\_All\_Resistor开关(连接PAD与ACT注入区之间的ACT电阻、 POLY电阻、 well电阻)可控制电阻的连接性。这个开关在默认情况下是关闭的。
- 4) DRC运行集提供以下选项供设计人员控制。

3.3.50.4 用于 DRC 检查的 PAD 标识

- 1) DRC可以根据BEOL互连定义的连接性通过COVER层识别PAD（BEOL互连定义：①硅化源/漏区、 互连多晶硅， 通过 CT 与 M1 相连。②BEOL金属层（不包括金属Slot）和通孔默认定义为导电层

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 113 /117 |

金属虚拟图形（metal dummy）被排除在导电层之外。③金属电阻和电感视为导电金属。④顶层金属先与（CB 或 RV）相连，然后与（（CB su 1.5）或 RDL或ALPAD）以及（CB 或 COVER）相连。)

2) 金属电阻和电感被视为导电金属

3) 用VDD (382;12)和VSS (383;12)检查PAD，识别Power PAD。

VDD (382;12): 用于DRC使用的Power (Vdd) PAD的标记层。

VSS (383;12): 用于DRC使用的电源(Vss) PAD的标记层.

4) 识别带标签的Power PAD时可使用任何金属层 (M1~M8, T4M1, T4M2, T2M1, T2M2, T8M1, T8M2, CB)或金属文字标记层(M1txt~M8txt, T4M1txt, T4M2txt, T2M1txt, T2M2txt, T8M1txt, T8M2txt, CBtxt, ALPADtxt)。当设计人员未绘制VDD (382;12)和VSS (383;12)时，此功能为可选。

5) 通过#DEFINE\_PAD\_BY\_TEXT开关控制。开关默认为开启状态。

6) 默认Power文本名称为“?VDD?”, “?VCC?”, “?VSS?”, “?GND?”。

7) 除可识别的Power PAD外，其他PAD均定义为I/O PAD。

| 浙江创芯集成电路有限公司 |                                                                                                                                                             |       | 文件名称:<br>ICsprout_55nm_Design_Rule |      |    |
|--------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------|-------|------------------------------------|------|----|
| 文件编码:        | 版本号: V1.1                                                                                                                                                   | 保密等级: | 页码: 114 /117                       |      |    |
| 规则序号         | 描述                                                                                                                                                          | 标签    | 运算符                                | 规则值  | 单位 |
| LU-W.1       | <p>连接到I/O PAD的ACT注入区的保护环宽度</p> <p>保护环定义:<br/>NW1/PW1接脚环可以用作保护环。DRC检查最近的ACT注入区或一组ACT注入区周围最近的保护环</p>                                                          |       | $\geq$                             | 0.12 | um |
|              | LU.1a-LU.1d 定义 NMOS 和 PMOS 之间的最小距离 (S1), 其中一个NMOS或PMOS ACT连接到I/O Pad (图 7.3.10-1)                                                                           |       |                                    |      |    |
| LU-S.1a      | 0.9/1.2V core N/PMOS ACT连接到I/O pad, NMOS和PMOS之间的距离                                                                                                          | S1    | $\geq$                             | 2    | um |
| LU-S.1b      | <p>1.8V N/PMOS ACT连接到I/O PAD</p> <p>1.8V NMOS和1.8V/0.9V/1.2V PMOS之间的距离</p> <p>1.8V PMOS与1.8V/0.9V/1.2V NMOS之间的距离</p>                                        | S1    | $\geq$                             | 2.3  | um |
| LU-S.1c      | <p>2.5V N/PMOS ACT连接到I/O pad</p> <p>2.5V NMOS和2.5V/0.9V/1.2V PMOS之间的距离</p> <p>2.5V PMOS与2.5V/0.9V/1.2V NMOS之间的距离</p>                                        | S1    | $\geq$                             | 3.2  | um |
| LU-S.1d      | <p>3.3V N/PMOS (或2.5V overdrive 3.3V) ACT连接到I/O pad</p> <p>3.3V NMOS与3.3V/0.9V/1.2V PMOS之间的距离</p> <p>3.3V PMOS与3.3V/0.9V/1.2V NMOS之间的距离</p>                 | S1    | $\geq$                             | 5    | um |
| LU-S.2       | <p>对于I/O和内部电路, 从源/漏区域内的任何点到同一井内最近的引脚ACT接触区的最大距离(S2)。(图 7.3.10-2)</p> <p>对于native device, DRC检查PSUB对接PW区域内引脚ACT, 即使插入一个NW1环, PW仍然被视为基板连接</p>                 |       | $\leq$                             | 35   | um |
| LU-R.1       | 所有保护环和引脚应连接到低串联电阻的VDD/VSS。应该尽可能多地使用接触孔和通孔                                                                                                                   |       |                                    |      |    |
| LU-R.2       | <p>保护环应该用来环绕ACT注入区或一组ACT注入区, 这些注入区连接到一个I/O pad。NP注入区必须由PP保护环包围</p> <p>PP注入区必须由NP保护环包围</p> <p>NW1/PW1引脚环可以用作保护环</p> <p>DRC检查最近的ACT注入区或一组ACT注入区周围距离最近的保护环</p> |       |                                    |      |    |

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 115 /117 |

## 3.4 设计信息

### 3.4.1 概述

本章提供了集成电路设计和布局的所有规则和参考信息，使用55nm ICsprout\_55nm\_Design\_Rule (单层Poly, 10层金属层)，自对准金属硅化物，Cu技术。Fab从ICsprout\_55nm\_Design\_Rule布局尺寸提供90%线性收缩。

### 3.4.2 Tape-out的设计流程

#### 3.4.2.1 现有 55DR 设计的收缩

- 当采用现有设计的90%线性收缩率时，需要评估以下项目：
  - 所有的IP库需要用SPICE模型来做时序仿真和特性。
  - 执行全芯片时序，漏电仿真和特性，以确保芯片的功能性和稳定性(有足够的设计余量)。
  - 评估BEOL RC延迟影响。
  - SRAM替换:设计人员必须IC Sprout-SRAM bit cell。

#### 3.4.2.2 新开发 IP

对于新开发的IP，除了不收缩规则外，请考虑以下指导原则:

- 用于器件参数和器件坐标的关键器件布局的设计网格采用10nm。以此避免由网格对齐引起的器件不匹配。
- 避免使用45°线。如果需要45°的形状，45°线的两个端点都使用10nm网格。因此，无论是放大还是直接收缩，都要避免弯曲的线条。

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 116 /117 |

4. 附件

SealRing\_55nm\_20231030\_v1.1.gds

|              |           |                                    |              |
|--------------|-----------|------------------------------------|--------------|
| 浙江创芯集成电路有限公司 |           | 文件名称:<br>ICsprout_55nm_Design_Rule |              |
| 文件编码:        | 版本号: V1.1 | 保密等级:                              | 页码: 117 /117 |

DR更改历史

| 更新版本   | 更新item                                                                             | 更新内容                                   | 作者  | 时间         |
|--------|------------------------------------------------------------------------------------|----------------------------------------|-----|------------|
| V1.1.1 | 3.3.5.1 NW1 resistor under ACT &<br>3.3.5.2 NW1 resistor under STI &<br>3.3.6 PSUB | 示意图修改;<br>NW1res_ACT-O.1 描述中“交互”改为“相交” | 吕军军 | 2025/1/2   |
|        | 3.3.15 Poly resistor S.2                                                           | 0.2→0.21                               |     |            |
| V1.1.2 | NW1res_STI-S.2                                                                     | 更新为 =                                  | 周鲁豪 | 2025/06/25 |
|        | T2M1-S.4 重复                                                                        | 更新为 S.5                                |     |            |
|        | SR.9                                                                               | 距离应是6.5                                |     |            |
|        | SR.14                                                                              | 改为>=                                   |     |            |
|        | SR.15                                                                              | 改为>=                                   |     |            |
|        | SR.16                                                                              | 改为>=                                   |     |            |
|        | SR.17                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | SR.18                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | SR.19                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | SR.21                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | SR.22                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | SR.23                                                                              | DRC 不检查添加NC标识                          |     |            |
|        | DNW-R4N                                                                            | DRC 不检查添加NC标识                          |     |            |
|        | SL-R.2 [R]                                                                         | DRC 不检查添加NC标识                          |     |            |
|        | METndm-R.2, 3, 4                                                                   | DRC 不检查添加NC标识                          |     |            |
|        | T2Mndm-R.2, 3, 4                                                                   | DRC 不检查添加NC标识                          |     |            |
|        | T4Mndm-R.2, 3, 4                                                                   | DRC 不检查添加NC标识                          |     |            |
|        | T8Mndm-R.2                                                                         | DRC 不检查添加NC标识                          |     |            |
|        | ACTdm-R.2                                                                          | 逻辑冲突删除                                 |     |            |
|        | POLYdm-R.2                                                                         | 逻辑冲突删除                                 |     |            |
|        | METndm-R.1                                                                         | 逻辑冲突删除                                 |     |            |
|        | TnMndm-R.1                                                                         | 逻辑冲突删除                                 |     |            |
| V1.1.3 | 精度                                                                                 | 从0.005改成0.001                          | 周鲁豪 | 2025/07/08 |
|        | POLY-D.2                                                                           | 40%改成小于65%                             |     |            |
|        | M1和MX                                                                              | 线段必须为矩形改成建议项不做DRC                      |     |            |
|        | M1和MX                                                                              | Width小于10um改成12um                      |     |            |
| V1.1.4 | 更新天线规则单层via+Diod                                                                   |                                        | 周鲁豪 | 2025/08/12 |
|        | 更新BYD反馈的POLY S.9规则，把或改成同时满足<br>(protection AA area ≥0.06um2)改成保护二极管AA面积定义大于0       |                                        |     |            |
|        | RDL-S.2                                                                            | 或修改成和                                  |     |            |
|        |                                                                                    |                                        |     |            |
| V1.1.5 | Latch up rule中标记层定义SUBCUT应该改为LATCHUP                                               |                                        | 周鲁豪 | 2025/08/25 |
| V1.1.6 | NP-En.3 "POLY到NP围封边缘的距离"中“POLY”改为“Gate”                                            |                                        | 周鲁豪 | 2025/09/23 |
|        | PP-En.3 "POLY到NP围封边缘的距离"中“POLY”改为“Gate”                                            |                                        |     |            |
| V1.1.7 | NW1res_STI-S.2                                                                     | 从=0修改成≥0                               | 周鲁豪 | 2025/11/26 |
|        | POLYdm-W.1                                                                         | 0.38修改成0.381um                         |     |            |
|        | VIAn-R.1[R]                                                                        | 删除此项                                   |     |            |
|        | T4Mndm.R.1                                                                         | 删除此项                                   |     |            |
|        | T8Mndm.R.1                                                                         | 删除此项                                   |     |            |
|        | 3.3.50.4 中第一项                                                                      | 添加BEOL互连定义                             |     |            |